#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11086546 A

(43) Date of publication of application: 30.03.99

(51) Int. CI

G11C 11/407

G11C 11/41

H01L 21/60

H01L 25/00

H01L 27/10

(21) Application number: 09244285

(22) Date of filing: 09.09.97

(71) Applicant:

**FUJITSU LTD** 

(72) Inventor:


TAKEMAÉ YOSHIHIRO TAGUCHI MASAO NAKANO MASAO SUZUKI TAKAAKI TOMITA HIROYOSHI UCHIDA TOSHIYA SATO YASUHARU HATAKEYAMA ATSUSHI MATSUMIYA MASATO MATSUZAKI YASURO

# (54) SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM

## (57) Abstract:

PROBLEM TO BE SOLVED: To easily connect a logic chip to a memory chip and to eliminate skewness among signals by providing all input/output terminals between the logic chip and the memory chip on opposite sides when they are packaged in a package.

SOLUTION: Connection terminals 14 are electrically connected to connection terminals 24 of a logic chip 11 and a memory chip 12 or external storage terminals 32 of a memory chip 12 by wire bondings. I/O terminals 22 are electrically connected by wire bondings 25 so that opposing terminals are made opposed to each other between the chips 11 and 12. The terminals 22 are connected between the chips 11 and 12 so that the wiring lengths are made equal so that no timing deviation is generated among data and the wiring lengths between the terminals 22 are made in a shortest manner. Note that high speed I/O circuits 21 are made of CMOS circuits so as to realize a high speed data transfer between the chips 11 and 12.



# THIS PAGE BLANK (USPTO)

## (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平11-86546

(43)公開日 平成11年(1999)3月30日

(51) Int.Cl. <sup>6</sup>		識別配号		FI					
G11C	11/407			G 1	1 C	11/34		362S	
	11/41			H 0	1 L	21/60		301M	
H01L	21/60	3 0 1				25/00		Α	
	25/00					27/10		495	
	27/10	495		G 1	1 C	11/34		3 4 5	
			審査請求	未請求	請习	マダイ	OL	(全 28 頁)	最終頁に続く
(21)出願番号		<b>特願平9-244285</b>		(71)	出願。	人 000005	223		
				1		富士通	株式会	社	
(22)出顧日		平成9年(1997)9月9日				神奈川	県川崎	市中原区上小	田中4丁目1番
				1		1号			
				(72) §	発明和	皆 竹前	義博		
						神奈川	県川崎	市中原区上小	田中4丁目1番
						1号	富士通	株式会社内	
				(72) 5	発明す	5 田口	眞男		
						神奈川	県川崎	市中原区上小	田中4丁目1番
						1号	宫士通	朱式会社内	
				(74) 4	代理人	大野代 人	伊東	忠彦	
									最終頁に続く


## (54) 【発明の名称】 半導体装置及び半導体システム

## (57)【要約】

【課題】本発明は、低いコストでワンチップLSIと同等のデータ転送速度を達成する半導体システムを提供することを目的とする。

【解決手段】半導体システムは、少なくとも一つのロジックチップと、一辺が少なくとも一つのロジックチップの一辺と対向するように配置される少なくとも一つのメモリチップと、隣接するメモリチップとデータ転送をするために少なくとも一つのロジックチップに設けられる第1の入出力端子と、隣接するロジックチップに設けられる第2の入出力端子と、少なくとも一つのロジックチップと少なくとも一つのメモリチップを内部に格納するパッケージを含み、第1の入出力端子は少なくとも一つのメモリチップの上記一辺に設けられ、第2の入出力端子は少なくとも一つのメモリチップの上記一辺に設けられることを特徴とする。

#### - 本発明により同一のパッケージにロジックチップとメモリチップとを - 搭載した実施例示す図



#### 【特許請求の範囲】

【請求項1】少なくとも一つのロジックチップと、 一辺が該少なくとも一つのロジックチップの─辺と対向 するように配置される少なくとも一つのメモリチップ

隣接するメモリチップとデータ転送をするために該少な くとも一つのロジックチップに設けられる第1の入出力

隣接するロジックチップとデータ転送をするために該少 なくとも一つのメモリチップに設けられる第2の入出力 10 端子と、

該少なくとも一つのロジックチップと該少なくとも一つ のメモリチップを内部に格納するパッケージを含み、該 第1の入出力端子は該少なくとも一つのロジックチップ の該一辺に設けられ、該第2の入出力端子は該少なくと も一つのメモリチップの該一辺に設けられることを特徴 とする半導体システム。

【請求項2】前記第1の入出力端子と前記第2の入出力 端子とは、隣接するロジックチップとメモリチップとの 間で、対向した位置に配置されることを特徴とする請求 20 と信号入力部とを含み、出力信号の振幅は、該信号出力 項1記載の半導体システム。

【請求項3】前記第1の入出力端子と前記第2の入出力 端子とを前記隣接するロジックチップとメモリチップと の間で接続する接続配線を更に含み、該接続配線は該隣 接するロジックチップとメモリチップとの間で同一長で あることを特徴とする請求項2記載の半導体システム。

【請求項4】前記接続配線は、前記第1の入出力端子と 前記第2の入出力端子との間を最短距離で接続すること を特徴とする請求項3記載の半導体システム。

【請求項5】前記第1の入出力端子と前記第2の入出力 30 端子とを、前記隣接するロジックチップとメモリチップ との間で接続する接続配線を更に含み、該接続配線はワ イヤボンディングを含むことを特徴とする請求項2記載 の半導体システム。

【請求項6】隣接するメモリチップとデータ転送をする ために該少なくとも一つのロジックチップに設けられる 第1の入出力回路部と、

隣接するロジックチップとデータ転送をするために該少 なくとも一つのメモリチップに設けられる第2の入出力 回路部と、

該第1の入出力回路部と該第2の入出力回路部とに共通 の電源電圧を供給する電源配線を更に含むことを特徴と する請求項1記載の半導体システム。

【請求項7】前記少なくとも一つのロジックチップの前 記一辺に設けられ前記電源配線から電源電圧を受け取る 電源端子と、

前記少なくとも一つのメモリチップの前記一辺に設けら れ前記電源配線から電源電圧を受け取る電源端子と、を 更に含み、前記電源配線は隣接するロジックチップとメ モリチップとの間に配置されることを特徴とする請求項 50 みを行う複数の入出力回路と、

6記載の半導体システム。

【請求項8】前記少なくとも一つのロジックチップ及び 前記少なくとも一つのメモリチップの一方に設けられ前 記電源電圧を降圧して降圧電圧を生成する降圧回路と、 該降圧電圧を該少なくとも一つのロジックチップ及び該 少なくとも一つのメモリチップの該一方から他方へ供給 する降圧配線を更に含むととを特徴とする請求項6記載 の半導体システム。

【請求項9】前記電源配線は、前記第1の入出力回路部 と前記第2の入出力回路部とに対して、専用の電源電圧 を供給することを特徴とする請求項6記載の半導体シス テム。

【請求項10】隣接するメモリチップとデータ転送をす るために該少なくとも一つのロジックチップに設けられ る第1の入出力回路部と、

隣接するロジックチップとデータ転送をするために該少 なくとも一つのメモリチップに設けられる第2の入出力 回路部と、を更に含み、該第1の入出力回路部と該第2 の入出力回路部は、CMOS型の回路である信号出力部 部に供給される電源電圧に略等しいことを特徴とする請 求項1記載の半導体システム。

【請求項11】前記少なくとも一つのメモリチップと前 記パッケージ外部に設けられた別の記憶装置との間でデ ータ転送を行うために該少なくとも一つのメモリチップ に設けられるの第3の入出力端子を更に含み、該第3の 入出力端子は該少なくとも一つのメモリチップの前記一 辺とは別の辺に設けられることを特徴とする請求項1記 載の半導体システム。

【請求項12】前記少なくとも一つのメモリチップは、 前記少なくとも一つのロジックチップからランダムアク セス可能な第1の記憶部と、

前記第3の入出力端子から供給されたデータを一時的に 蓄えた後に該第1の記憶部に転送する第2の記憶部を含 むことを特徴とする請求項11記載の半導体システム。 【請求項13】前記少なくとも一つのメモリチップは、 前記少なくとも一つのロジックチップからランダムアク セス可能な第1の記憶部と、

前記第1の記憶部から供給されたデータを一時的に蓄え 40 た後に該第3の入出力端子に送出する第2の記憶部を含 むことを特徴とする請求項11記載の半導体システム。 【請求項14】チップの一辺に配置されたクロック受信 用端子と、

該一辺に配置された複数の入出力端子と、

該クロック受信用端子で受信された受信クロック信号に 基づいて入出力制御用クロック信号を生成する制御用ク ロック発生回路と、

該入出力制御用クロック信号に同期して該入出力端子を 介して外部へのデータ出力及び外部からのデータ取り込 該制御用クロック発生回路と該複数の入出力回路の各々 とを接続する同一長の複数の接続配線を含むことを特徴 とする半導体装置。

【請求項15】前記制御用クロック発生回路は、データ 出力用クロック信号を前記入出力制御用クロック信号と して生成する第1のクロック発生回路を含むことを特徴 とする請求項14記載の半導体装置。

【請求項16】前記第1のクロック発生回路は、前記複 数の接続配線の第1の遅延分と前記複数の入出力回路の 第2の遅延分との合計遅延分だけ前記受信クロック信号 10 記受信クロック信号をそのまま出力する前記―辺に配置 から位相がずれた信号を前記データ出力用クロック信号 として出力することを特徴とする請求項15記載の半導 体装置。

【請求項17】前記第1のクロック発生回路は、

前記受信クロック信号の位相を調整して遅延信号を出力 する位相調整回路と、

該遅延信号より前記第1の遅延分だけ位相の遅れた第1 の信号を出力する第1の手段と、

該第1の信号より前記第2の遅延分だけ位相の遅れた第 2の信号を出力する第2の手段を含み、該位相調整手段 は該第2の信号と該受信クロック信号とが同位相となる ように該遅延信号の位相を調整して該遅延信号を前記デ ータ出力用クロック信号として出力することを特徴とす る請求項16記載の半導体装置。

【請求項18】前記制御用クロック発生回路は、データ 取り込み用クロック信号を前記入出力制御用クロック信 号として生成する第2のクロック発生回路を含むことを 特徴とする請求項14記載の半導体装置。

【請求項19】前記第2のクロック発生回路は、前記複 数の接続配線の第1の遅延分と第2の遅延分との合計遅 30 延分だけ前記受信クロック信号から位相がずれた信号を 前記データ取り込み用クロック信号として出力すること を特徴とする請求項18記載の半導体装置。

【請求項20】前記第2のクロック発生回路は、

前記受信クロック信号の位相を調整して遅延信号を出力 する位相調整回路と、

該遅延信号より前記第1の遅延分だけ位相の遅れた第1 の信号を出力する第1の手段と、

該遅延信号を前記第2の遅延分だけ遅延させる第2の手 段を含み、該位相調整手段は該第1の信号と該受信クロ 40 ック信号とが同位相となるように該遅延信号の位相を調 整して、該第2の手段は該遅延信号を該第2の遅延分だ け遅延させて前記データ取り込み用クロック信号として 出力するととを特徴とする請求項19記載の半導体装 置。

【請求項21】前記第2の手段は、前記遅延信号を位相 180度分遅延させる位相シフト回路であることを特徴 とする請求項20記載の半導体装置。

【請求項22】前記第2の手段は、前記遅延信号を所定 の固定遅延量だけ遅延させる固定遅延回路であることを 50 ータ出力用クロック信号として出力することを特徴とす

特徴とする請求項20記載の半導体装置。

【請求項23】前記第2のクロック発生回路は、1/N 分周器を更に含み、前記受信クロック信号の周波数の1 /Nの周波数で互いに位相が360度/Nずれた複数の 分周クロック信号を生成し、前記複数の入出力回路の各 々は、N個の入力回路を含み、該N個の入力回路は対応 する該分周クロック信号を同期信号として用いることを 特徴とする請求項20記載の半導体装置。

【請求項24】前記クロック受信用端子に受信された前 されたクロックリターン端子を更に含むことを特徴とす る請求項14記載の半導体装置。

【請求項25】外部から受信した受信クロック信号を入 力として内部クロック信号を供給する内部クロック発生 回路と、

チップの一辺に配置され該内部クロック信号を出力する クロック送信用端子と、

該一辺に配置された複数の入出力端子と、

該内部クロック信号に基づいて入出力制御用クロック信 号を生成する制御用クロック発生回路と、

該入出力制御用クロック信号に同期して該入出力端子を 介して外部へのデータ出力及び外部からのデータ取り込 みを行う複数の入出力回路と、

該制御用クロック発生回路と該複数の入出力回路の各々 とを接続する同一長の複数の接続配線を含むことを特徴 とする半導体装置。

【請求項26】前記内部クロック発生回路は、前記受信 クロック信号の周波数を逓倍して該内部クロック信号を 生成することを特徴とする請求項25記載の半導体装

【請求項27】前記制御用クロック発生回路は、データ 出力用クロック信号を前記入出力制御用クロック信号と して生成する第1のクロック発生回路を含むことを特徴 とする請求項25記載の半導体装置。

【請求項28】前記第1のクロック発生回路は、前記複 数の接続配線の第1の遅延分と前記複数の入出力回路の 第2の遅延分との合計遅延分だけ前記内部クロック信号 から位相がずれた信号を前記データ出力用クロック信号 として出力するととを特徴とする請求項27記載の半導 体装置。

【請求項29】前記第1のクロック発生回路は、

前記内部クロック信号の位相を調整して遅延信号を出力 する位相調整回路と、

該遅延信号より前記第1の遅延分だけ位相の遅れた第1 の信号を出力する第1の手段と、

該第1の信号より前記第2の遅延分だけ位相の遅れた第 2の信号を出力する第2の手段を含み、該位相調整手段 は該第2の信号と該内部クロック信号とが同位相となる ように該遅延信号の位相を調整して該遅延信号を前記デ

٤,

る請求項28記載の半導体装置。

【請求項30】前記制御用クロック発生回路は、データ取り込み用クロック信号を前記入出力制御用クロック信号として生成する第2のクロック発生回路を含むことを特徴とする請求項25記載の半導体装置。

【請求項31】前記第2のクロック発生回路は、前記複数の接続配線の第1の遅延分と第2の遅延分との合計遅延分だけ前記内部クロック信号から位相がずれた信号を前記データ取り込み用クロック信号として出力することを特徴とする請求項30記載の半導体装置。

【請求項32】前記第2のクロック発生回路は、前記内部クロック信号の位相を調整して遅延信号を出力する位相調整回路と、該遅延信号より前記第1の遅延分だけ位相の遅れた第1の信号を出力する第1の手段と、該遅延信号を前記第2の遅延分だけ遅延させる第2の手段を含み、該位相調整手段は該第1の信号と該内部クロック信号とが同位相となるように該遅延信号の位相を調整して、該第2の手段は該遅延信号を該第2の遅延分だけ遅延させて前記データ取り込み用クロック信号として出力することを特徴とする請求項31記載の半導体装置。

【請求項33】前記第2の手段は、前記遅延信号を位相 180度分遅延させる位相シフト回路であることを特徴 とする請求項32記載の半導体装置。

【請求項34】前記第2の手段は、前記遅延信号を所定の固定遅延量だけ遅延させる固定遅延回路であるととを 特徴とする請求項32記載の半導体装置。

【請求項35】前記第2のクロック発生回路は、1/N 分周器を更に含み、前記内部クロック信号の周波数の1 /Nの周波数で互いに位相が360度/Nずれた複数の 30 分周クロック信号を生成し、前記複数の入出力回路の各々は、N個の入力回路を含み、該N個の入力回路は対応する該分周クロック信号を同期信号として用いることを特徴とする請求項32記載の半導体装置。

【請求項36】前記クロック送信用端子から送出される前記内部クロック信号を所定の遅延時間後に受信する前記一辺に設けられたクロックリターン端子を更に含み、前記制御用クロック発生回路は、

該内部クロック信号を用いて前記入出力制御用クロック 信号としてデータ出力用クロック信号を生成する第1の 40 クロック発生回路と、

該クロックリターン端子に受信されたクロック信号を用いて該入出力制御用クロック信号としてデータ取り込み用クロック信号を生成する第2のクロック発生手段を含むことを特徴とする請求項25記載の半導体装置。

【請求項37】少なくとも一つの第1の半導体チップと、

一辺が該少なくとも一つの第1の半導体チップの一辺と 対向するように配置される少なくとも一つの第2の半導 体チップと、 該少なくとも一つの第1の半導体チップと該少なくとも一つの第2の半導体チップを内部に格納するバッケージを含み、該少なくとも一つの第1の半導体チップは、外部から受信した受信クロック信号を入力として内部クロック信号を供給する内部クロック発生回路と、該一辺に配置され該内部クロック信号を出力するクロッ

ク送信用端子と、 該一辺に配置された第1の複数の入出力端子と、 該内部クロック信号に基づいて第1の入出力制御用クロ 10 ック信号を生成する第1の制御用クロック発生回路と、 該第1の入出力制御用クロック信号に同期して該第1の 複数の入出力端子を介して外部へのデータ出力及び外部 からのデータ取り込みを行う第1の複数の入出力回路

該第1の制御用クロック発生回路と該第1の複数の入出 力回路の各々とを接続する同一長の複数の接続配線を含 み、該少なくとも一つの第2の半導体チップは、

該一辺に配置され該内部クロック信号を該少なくとも一つの第1の半導体チップから受け取るクロック受信用端 20 子と、

該一辺に配置され該第1の複数の入出力端子と接続される第2の複数の入出力端子と、

該クロック受信用端子で受信された該内部クロック信号 に基づいて第2の入出力制御用クロック信号を生成する 第2の制御用クロック発生回路と、

該第2の入出力制御用クロック信号に同期して該第2の 複数の入出力端子を介して外部へのデータ出力及び外部 からのデータ取り込みを行う第2の複数の入出力回路 よ

0 該第2の制御用クロック発生回路と該第2の複数の入出力回路の各々とを接続する同一長の複数の接続配線を含む、該第1の半導体チップ及び該第2の半導体チップの一方はロジックチップであり他方はメモリチップであることを特徴とする半導体システム。

【請求項38】前記少なくとも一つの第2の半導体チップは、前記クロック受信用端子に受信された前記内部クロック信号をそのまま出力する前記一辺に配置された第1のクロックリターン端子を更に含み、前記少なくとも一つの第1の半導体チップは、該第1のクロックリターン端子に接続される前記一辺に設けられた第2のクロックリターン端子を更に含み、前記第1の制御用クロック発生回路は、

該内部クロック発生回路からの該内部クロック信号を用いて前記第1の入出力制御用クロック信号としてデータ出力用クロック信号を生成する第1のクロック発生回路と.

該第2のクロックリターン端子に受信されたクロック信号を用いて該第1の入出力制御用クロック信号としてデータ取り込み用クロック信号を生成する第2のクロック 発生手段を含むことを特徴とする請求項37記載の半導

6

7

体システム。

【請求項39】2のM乗ビット×Nワード×2のし乗バ ンク構成の半導体メモリチップであって、チップの一辺 に配置された、

クロック受信用端子と、

M個のアドレス信号用端子と、

N個のデータ入出力端子と、

し個のバンク選択信号用端子と、

3個のコマンド選択用端子と、

パワーダウン信号用端子と、

バイト単位に用意したDM信号用端子と、

複数の電源用端子を含むことを特徴とする半導体メモリ チップ。

【請求項40】前記クロック受信用端子で受信したクロ ック信号をそのまま送出する該一辺に配置されるクロッ クリターン端子を更に含むことを特徴とする請求項39 記載の半導体メモリチップ。

【請求項41】PLL回路及びDLL回路の少なくとも 一つを更に含み、前記複数の電源用端子は、該PLL回 を供給する電源端子を含むことを特徴とする請求項40 記載の半導体メモリチップ。

【請求項42】パッケージと、

該バッケージ内部に格納される複数の半導体チップを含 み、該複数の半導体チップは、

該パッケージ外部と接続される外部接続パッドと、

該複数の半導体チップ間で接続されるチップ間接続パッ

静電気放電による破壊防止のために該外部接続パッド毎 に設けられる第1の電流駆動能力を有する第1のESD 30 保護回路と、

静電気放電による破壊防止のために該チップ間接続バッ ド毎に設けられる第2の電流駆動能力を有する第2のE SD保護回路を含み、該第2の電流駆動能力は該第1の 電流駆動能力よりも小さいことを特徴とする半導体シス

【請求項43】前記第1のESD保護回路は第1のMO SFETを含み、前記第2のESD保護回路は第2のM OSFETを含み、該第2のMOSFETは該第1のM OSFETよりも狭いゲート幅を有することを特徴とす る請求項42記載の半導体システム。

【請求項44】前記第1のESD保護回路は第1のバイ ポーラ型トランジスタを含み、前記第2のESD保護回 路は第2のバイポーラ型トランジスタを含み、該第2の バイポーラ型トランジスタは該第1のバイポーラ型トラ ンジスタよりも狭いエミッタ面積を有することを特徴と する請求項42記載の半導体システム。

【請求項45】前記第1のESD保護回路は第1のダイ オードを含み、前記第2のESD保護回路は第2のダイ オードを含み、該第2のダイオードは該第1のダイオー 50 難しく、またロジック部とメモリ部とを同一のチップ上

ドよりも狭いエミッタ面積を有することを特徴とする請 求項42記載の半導体システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は一般に半導体装置及 び半導体システムに関し、詳しくはメモリチップとロジ ックチップを一つのパッケージに混載したデバイス(M CP: Multi-ChipPackage) に関する。

[0002]

10 【従来の技術】従来ロジックデバイスとメモリデバイス とを接続する際、一般的には、共通のバスを介して両デ バイスを接続する。図24(A)は、共通バスを介した ロジックデバイスとメモリデバイスとの接続の従来例を 示す。図24(A)に示されるように、ロジックデバイ ス501とメモリデバイス502が、共通のバス503 に接続され、このバス503を介すことでロジックデバ イス501とメモリデバイス502間のデータ転送が行 われる。

【0003】データ処理の高速化をはかるためにはロジ 路及びDLL回路の少なくとも一つに対する専用の電源 20 ックデバイスとメモリデバイスとの間のデータ転送速度 を向上させることが必要であるが、そのためには、図2 4に於てバス503の信号線の本数を増やすこと、デー タ転送のクロック周波数を上げることが考えられる。バ スの信号線を増やす方法は、バス信号線の占める面積や 消費電力が増加するという問題があり好ましくない。ま たデータ転送のクロック周波数を上げる方法は、バス信 号線の信号伝送能力の限界や各デバイスのデータ入出力 スピードの限界が問題となり、これらの限界を越えて周 波数を上げていくことは困難である。

> 【0004】とれらの問題に対応する技術として、ロジ ックデバイスとメモリデバイスとを同一のチップ上に搭 載したワンチップLSIがある。図24(B)は、ロジ ックデバイスとメモリデバイスとをワンチップ化したワ ンチップLSIの例を示す。図24(B)に示されるよ うに、ワンチップLSI510には、メモリ部511と ロジック部512とが搭載される。メモリ部511とロ ジック部512間はチップ内の配線によって接続されて いるので、髙速なデータ転送を行うことが出来る。

【0005】しかしワンチップLSIを製造するために 40 は、メモリ部511とロジック部512を同一プロセス で製造するための新プロセス技術の開発が必要となり、 コスト増加を招く。また共通のプロセスで製造されたメ モリ部511とロジック部512とは、夫々を専用のプ ロセスで製造した場合と比較して、性能が低下してしま う可能性が高い。

[0006]

【発明が解決しようとする課題】このように共通のバス でロジックデバイスとメモリデバイスとを接続した場合 には、両デバイス間でのデータ転送速度を上げることが に搭載したワンチップLSIでは、コスト増加及び性能 低下という問題が生じてしまう。

9

【0007】従って本発明は、低いコストでワンチップ LSIと同等のデータ転送速度を達成する半導体システ ムを提供することを目的とする。

[0008]

【課題を解決するための手段】請求項1の発明に於て は、半導体システムは、少なくとも一つのロジックチッ プと、一辺が該少なくとも一つのロジックチップの一辺 と対向するように配置される少なくとも一つのメモリチ ップと、隣接するメモリチップとデータ転送をするため に該少なくとも一つのロジックチップに設けられる第1 の入出力端子と、隣接するロジックチップとデータ転送 をするために該少なくとも一つのメモリチップに設けら れる第2の入出力端子と、該少なくとも一つのロジック チップと該少なくとも一つのメモリチップを内部に格納 するパッケージを含み、該第1の入出力端子は該少なく とも一つのロジックチップの該一辺に設けられ、該第2 の入出力端子は該少なくとも一つのメモリチップの該一 辺に設けられることを特徴とする。

【0009】請求項2の発明に於ては、請求項1記載の 半導体システムに於て、前記第1の入出力端子と前記第 2の入出力端子とは、隣接するロジックチップとメモリ チップとの間で、対向した位置に配置されることを特徴 とする。請求項3の発明に於ては、請求項2記載の半導 体システムに於て、前記第1の入出力端子と前記第2の 入出力端子とを前記隣接するロジックチップとメモリチ ップとの間で接続する接続配線を更に含み、該接続配線 は該隣接するロジックチップとメモリチップとの間で同 一長であるととを特徴とする。

【0010】請求項4の発明に於ては、請求項3記載の 半導体システムに於て、前記接続配線は、前記第1の入 出力端子と前記第2の入出力端子との間を最短距離で接 続することを特徴とする。請求項5の発明に於ては、請 求項2記載の半導体システムに於て、前記第1の入出力 端子と前記第2の入出力端子とを、前記隣接するロジッ クチップとメモリチップとの間で接続する接続配線を更 に含み、該接続配線はワイヤボンディングを含むことを 特徴とする。

半導体システムに於て、隣接するメモリチップとデータ 転送をするために該少なくとも一つのロジックチップに 設けられる第1の入出力回路部と、隣接するロジックチ ップとデータ転送をするために該少なくとも一つのメモ リチップに設けられる第2の入出力回路部と、該第1の 入出力回路部と該第2の入出力回路部とに共通の電源電 圧を供給する電源配線を更に含むことを特徴とする。

【0012】請求項7の発明に於ては、請求項6記載の 半導体システムに於て、前記少なくとも一つのロジック チップの前記一辺に設けられ前記電源配線から電源電圧 50 は、チップの一辺に配置されたクロック受信用端子と、

を受け取る電源端子と、前記少なくとも一つのメモリチ ップの前記一辺に設けられ前記電源配線から電源電圧を 受け取る電源端子を更に含み、前記電源配線は隣接する ロジックチップとメモリチップとの間に配置されること を特徴とする。

【0013】請求項8の発明に於ては、請求項6記載の 半導体システムに於て、前記少なくとも一つのロジック チップ及び前記少なくとも一つのメモリチップの一方に 設けられ前記電源電圧を降圧して降圧電圧を生成する降 圧回路と、該降圧電圧を該少なくとも一つのロジックチ ップ及び該少なくとも一つのメモリチップの該一方から 他方へ供給する降圧配線を更に含むことを特徴とする。 【0014】請求項9の発明に於ては、請求項6記載の 半導体システムに於て、前記電源配線は、前記第1の入 出力回路部と前記第2の入出力回路部とに対して、専用 の電源電圧を供給することを特徴とする。請求項10の 発明に於ては、請求項1記載の半導体システムに於て、 隣接するメモリチップとデータ転送をするために該少な くとも一つのロジックチップに設けられる第1の入出力 回路部と、隣接するロジックチップとデータ転送をする ために該少なくとも一つのメモリチップに設けられる第 2の入出力回路部と、を更に含み、該第1の入出力回路 部と該第2の入出力回路部は、CMOS型の回路である 信号出力部と信号入力部とを含み、出力信号の振幅は、 該信号出力部に供給される電源電圧に略等しいことを特 徴とする。

【0015】請求項11の発明に於ては、請求項1記載 の半導体システムに於て、前記少なくとも一つのメモリ チップと前記パッケージ外部に設けられた別の記憶装置 との間でデータ転送を行うために該少なくとも一つのメ モリチップに設けられるの第3の入出力端子を更に含 み、該第3の入出力端子は該少なくとも一つのメモリチ ップの前記一辺とは別の辺に設けられることを特徴とす 3.

【0016】請求項12の発明に於ては、請求項11記 載の半導体システムに於て、前記少なくとも一つのメモ リチップは、前記少なくとも一つのロジックチップから ランダムアクセス可能な第1の記憶部と、前記第3の入 出力端子から供給されたデータを一時的に蓄えた後に該 【0011】請求項6の発明に於ては、請求項1記載の 40 第1の記憶部に転送する第2の記憶部を含むことを特徴 とする。

> 【0017】請求項13の発明に於ては、請求項11記 載の半導体システムに於て、前記少なくとも一つのメモ リチップは、前記少なくとも一つのロジックチップから ランダムアクセス可能な第1の記憶部と、前記第1の記 憶部から供給されたデータを一時的に蓄えた後に該第3 の入出力端子に送出する第2の記憶部を含むことを特徴 とする。

【0018】請求項14の発明に於ては、半導体装置

10

該一辺に配置された複数の入出力端子と、該クロック受信用端子で受信された受信クロック信号に基づいて入出力制御用クロック信号を生成する制御用クロック発生回路と、該入出力制御用クロック信号に同期して該入出力端子を介して外部へのデータ出力及び外部からのデータ取り込みを行う複数の入出力回路と、該制御用クロック発生回路と該複数の入出力回路の各々とを接続する同一長の複数の接続配線を含むことを特徴とする。

【0019】請求項15の発明に於ては、請求項14記載の半導体装置に於て、前記制御用クロック発生回路は、データ出力用クロック信号を前記入出力制御用クロック信号として生成する第1のクロック発生回路を含むことを特徴とする。請求項16の発明に於ては、請求項15記載の半導体装置に於て、前記第1のクロック発生回路は、前記複数の接続配線の第1の遅延分と前記複数の入出力回路の第2の遅延分との合計遅延分だけ前記受信クロック信号として出力することを特徴とする。

【0020】請求項17の発明に於ては、請求項16記載の半導体装置に於て、前記第1のクロック発生回路は、前記受信クロック信号の位相を調整して遅延信号を出力する位相調整回路と、該遅延信号より前記第1の遅延分だけ位相の遅れた第1の信号を出力する第1の手段と、該第1の信号より前記第2の遅延分だけ位相の遅れた第2の信号を出力する第2の手段を含み、該位相調整手段は該第2の信号と該受信クロック信号とが同位相となるように該遅延信号の位相を調整して該遅延信号を前記データ出力用クロック信号として出力することを特徴とする。

【0021】請求項18の発明に於ては、請求項14記 30 載の半導体装置に於て、前記制御用クロック発生回路 は、データ取り込み用クロック信号を前記入出力制御用 クロック信号として生成する第2のクロック発生回路を 含むことを特徴とする。請求項19の発明に於ては、請 求項18記載の半導体装置に於て、前記第2のクロック 発生回路は、前記複数の接続配線の第1の遅延分と第2 の遅延分との合計遅延分だけ前記受信クロック信号から 位相がずれた信号を前記データ取り込み用クロック信号 として出力することを特徴とする。

【0022】請求項20の発明に於ては、請求項19記 40 載の半導体装置に於て、前記第2のクロック発生回路 は、前記受信クロック信号の位相を調整して遅延信号を 出力する位相調整回路と、該遅延信号より前記第1の遅 延分だけ位相の遅れた第1の信号を出力する第1の手段 と、該遅延信号を前記第2の遅延分だけ遅延させる第2 の手段を含み、該位相調整手段は該第1の信号と該受信 クロック信号とが同位相となるように該遅延信号の位相 を調整して、該第2の手段は該遅延信号を該第2の遅延 分だけ遅延させて前記データ取り込み用クロック信号と して出力するととを特徴とする。 50 12

【0023】請求項21の発明に於ては、請求項20記載の半導体装置に於て、前記第2の手段は、前記遅延信号を位相180度分遅延させる位相シフト回路であるととを特徴とする。請求項22の発明に於ては、請求項20記載の半導体装置に於て、前記第2の手段は、前記遅延信号を所定の固定遅延量だけ遅延させる固定遅延回路であることを特徴とする。

【0024】請求項23の発明に於ては、請求項20記載の半導体装置に於て、前記第2のクロック発生回路は1/N分周器を更に含み、前記受信クロック信号の周波数の1/Nの周波数で互いに位相が360度/Nずれた複数の分周クロック信号を生成し、前記複数の入出力回路の各々は、N個の入力回路を含み、該N個の入力回路は対応する該分周クロック信号を同期信号として用いることを特徴とする。

【0025】請求項24の発明に於ては、請求項14記 載の半導体装置に於て、前記クロック受信用端子に受信 された前記受信クロック信号をそのまま出力する前記一 辺に配置されたクロックリターン端子を更に含むことを 20 特徴とする。請求項25の発明に於ては、半導体装置 は、外部から受信した受信クロック信号を入力として内 部クロック信号を供給する内部クロック発生回路と、チ ップの一辺に配置され該内部クロック信号を出力するク ロック送信用端子と、該一辺に配置された複数の入出力 端子と、該内部クロック信号に基づいて入出力制御用ク ロック信号を生成する制御用クロック発生回路と、該入 出力制御用クロック信号に同期して該入出力端子を介し て外部へのデータ出力及び外部からのデータ取り込みを 行う複数の入出力回路と、該制御用クロック発生回路と 該複数の入出力回路の各々とを接続する同一長の複数の 接続配線を含むことを特徴とする。

【0026】請求項26の発明に於ては、請求項25記載の半導体装置に於て、前記内部クロック発生回路は、前記受信クロック信号の周波数を逓倍して該内部クロック信号を生成することを特徴とする。請求項27の発明に於ては、請求項25記載の半導体装置に於て、前記制御用クロック発生回路は、データ出力用クロック信号を前記入出力制御用クロック信号として生成する第1のクロック発生回路を含むことを特徴とする。

40 【0027】請求項28の発明に於ては、請求項27記載の半導体装置に於て、前記第1のクロック発生回路は、前記複数の接続配線の第1の遅延分と前記複数の入出力回路の第2の遅延分との合計遅延分だけ前記内部クロック信号から位相がずれた信号を前記データ出力用クロック信号として出力することを特徴とする。請求項29の発明に於ては、請求項16記載の半導体装置に於て、前記第1のクロック発生回路は、前記内部クロック信号の位相を調整して遅延信号を出力する位相調整回路と、該遅延信号より前記第1の遅延分だけ位相の遅れた50 第1の信号を出力する第1の手段と、該第1の信号より

前記第2の遅延分だけ位相の遅れた第2の信号を出力す る第2の手段を含み、該位相調整手段は該第2の信号と 該内部クロック信号とが同位相となるように該遅延信号 の位相を調整して該遅延信号を前記データ出力用クロッ ク信号として出力することを特徴とする。

13

[0028]請求項30の発明に於ては、請求項25記 載の半導体装置に於て、前記制御用クロック発生回路 は、データ取り込み用クロック信号を前記入出力制御用 クロック信号として生成する第2のクロック発生回路を 含むことを特徴とする。請求項31の発明に於ては、請 10 求項30記載の半導体装置に於て、前記第2のクロック 発生回路は、前記複数の接続配線の第1の遅延分と第2 の遅延分との合計遅延分だけ前記内部クロック信号から 位相がずれた信号を前記データ取り込み用クロック信号 として出力することを特徴とする。

【0029】請求項32の発明に於ては、請求項31記 載の半導体装置に於て、前記第2のクロック発生回路 は、前記内部クロック信号の位相を調整して遅延信号を 出力する位相調整回路と、該遅延信号より前記第1の遅 延分だけ位相の遅れた第1の信号を出力する第1の手段 20 と、該遅延信号を前記第2の遅延分だけ遅延させる第2 の手段を含み、該位相調整手段は該第1の信号と該内部 クロック信号とが同位相となるように該遅延信号の位相 を調整して、該第2の手段は該遅延信号を該第2の遅延 分だけ遅延させて前記データ取り込み用クロック信号と して出力することを特徴とする。

【0030】請求項33の発明に於ては、請求項32記 載の半導体装置に於て、前記第2の手段は、前記遅延信 号を位相180度分遅延させる位相シフト回路であると とを特徴とする。請求項34の発明に於ては、請求項3 2記載の半導体装置に於て、前記第2の手段は、前記遅 延信号を所定の固定遅延量だけ遅延させる固定遅延回路 であることを特徴とする。

【0031】請求項35の発明に於ては、請求項32記 載の半導体装置に於て、前記第2のクロック発生回路は 1/N分周器を更に含み、前記内部クロック信号の周波 数の1/Nの周波数で互いに位相が360度/Nずれた 複数の分周クロック信号を生成し、前記複数の入出力回 路の各々は、N個の入力回路を含み、該N個の入力回路 は対応する該分周クロック信号を同期信号として用いる ことを特徴とする。

【0032】請求項36の発明に於ては、請求項25記 載の半導体装置に於て、前記クロック送信用端子から送 出される前記内部クロック信号を所定の遅延時間後に受 信する前記一辺に設けられたクロックリターン端子を更 に含み、前記制御用クロック発生回路は、該内部クロッ ク信号を用いて前記入出力制御用クロック信号としてデ ータ出力用クロック信号を生成する第1のクロック発生 回路と、該クロックリターン端子に受信されたクロック 信号を用いて該入出力制御用クロック信号としてデータ 50 信号を生成する第2のクロック発生手段を含むことを特

取り込み用クロック信号を生成する第2のクロック発生 手段を含むことを特徴とする。

[0033]請求項37の発明に於ては、半導体システ ムは、少なくとも一つの第1の半導体チップと、一辺が 該少なくとも一つの第1の半導体チップの一辺と対向す るように配置される少なくとも一つの第2の半導体チッ プと、該少なくとも一つの第1の半導体チップと該少な くとも一つの第2の半導体チップを内部に格納するバッ ケージを含み、該少なくとも一つの第1の半導体チップ は、外部から受信した受信クロック信号を入力として内 部クロック信号を供給する内部クロック発生回路と、該 一辺に配置され該内部クロック信号を出力するクロック 送信用端子と、該一辺に配置された第1の複数の入出力 端子と、該内部クロック信号に基づいて第1の入出力制 御用クロック信号を生成する第1の制御用クロック発生 回路と、該第1の入出力制御用クロック信号に同期して 該第1の複数の入出力端子を介して外部へのデータ出力 及び外部からのデータ取り込みを行う第1の複数の入出 力回路と、該第1の制御用クロック発生回路と該第1の 複数の入出力回路の各々とを接続する同一長の複数の接 続配線を含み、該少なくとも一つの第2の半導体チップ は、該一辺に配置され該内部クロック信号を該少なくと も一つの第1の半導体チップから受け取るクロック受信 用端子と、該一辺に配置され該第1の複数の入出力端子 と接続される第2の複数の入出力端子と、該クロック受 信用端子で受信された該内部クロック信号に基づいて第 2の入出力制御用クロック信号を生成する第2の制御用 クロック発生回路と、該第2の入出力制御用クロック信 号に同期して該第2の複数の入出力端子を介して外部へ 30 のデータ出力及び外部からのデータ取り込みを行う第2 の複数の入出力回路と、該第2の制御用クロック発生回 路と該第2の複数の入出力回路の各々とを接続する同一 長の複数の接続配線を含み、該第1の半導体チップ及び 該第2の半導体チップの一方はロジックチップであり他 方はメモリチップであることを特徴とする。

【0034】請求項38の発明に於ては、請求項37記 載の半導体システムに於て、前記少なくとも一つの第2 の半導体チップは、前記クロック受信用端子に受信され た前記内部クロック信号をそのまま出力する前記一辺に 40 配置された第1のクロックリターン端子を更に含み、前 記少なくとも一つの第1の半導体チップは、該第1のク ロックリターン端子に接続される前記一辺に設けられた 第2のクロックリターン端子を更に含み、前記第1の制 御用クロック発生回路は、該内部クロック発生回路から の該内部クロック信号を用いて前記第1の入出力制御用 クロック信号としてデータ出力用クロック信号を生成す る第1のクロック発生回路と、該第2のクロックリター ン端子に受信されたクロック信号を用いて該第1の入出 力制御用クロック信号としてデータ取り込み用クロック

徴とする。

【0035】請求項39の発明に於ては、2のM乗ビット×Nワード×2のL乗バンク構成を有する半導体メモリチップは、チップの一辺に配置された、クロック受信用端子と、M個のアドレス信号用端子と、N個のデータ入出力端子と、L個のバンク選択信号用端子と、3個のコマンド選択用端子と、パワーダウン信号用端子と、バイト単位に用意したDM信号用端子と、複数の電源用端子を含むことを特徴とする。

【0036】請求項40の発明に於ては、請求項39記 10 載の半導体メモリチップに於て、前記クロック受信用端 子で受信したクロック信号をそのまま送出する該一辺に 配置されるクロックリターン端子を更に含むことを特徴 とする。請求項41の発明に於ては、請求項40記載の 半導体メモリチップに於て、PLL回路及びDLL回路 の少なくとも一つを更に含み、前記複数の電源用端子 は、該PLL回路及びDLL回路の少なくとも一つに対 する専用の電源を供給する電源端子を含むことを特徴と する。

【0037】請求項42の発明に於ては、半導体システムは、パッケージと、該パッケージ内部に格納される複数の半導体チップを含み、該複数の半導体チップは、該パッケージ外部と接続される外部接続パッドと、該複数の半導体チップ間で接続されるチップ間接続パッドと、静電気放電による破壊防止のために該外部接続パッド毎に設けられる第1の電流駆動能力を有する第1のESD保護回路と、静電気放電による破壊防止のために該チップ間接続パッド毎に設けられる第2の電流駆動能力を有する第2のESD保護回路を含み、該第2の電流駆動能力は該第1の電流駆動能力よりも小さいことを特徴とする。

【0038】請求項43の発明に於ては、請求項42記載の半導体システムに於て、前記第1のESD保護回路は第1のMOSFETを含み、前記第2のESD保護回路は第2のMOSFETは該第1のMOSFETよりも狭いゲート幅を有するととを特徴とする。請求項44の発明に於ては、請求項42記載の半導体システムに於て、前記第1のESD保護回路は第1のバイボーラ型トランジスタを含み、前記第2のESD保護回路は第2のバイボーラ型トランジスタは該第1のバイボーラ型トランジスタよりも狭いエミッタ面積を有することを特徴とする。

【0039】請求項45の発明に於ては、請求項42記載の半導体システムに於て、前記第1のESD保護回路は第1のダイオードを含み、前記第2のESD保護回路は第2のダイオードを含み、該第2のダイオードは該第1のダイオードよりも狭いエミッタ面積を有することを特徴とする。上記請求項1乃至13記載の半導体システムに於ては、バッケージ内にロジックチップとメモリチ 50

16

ップとを搭載して互いに接続する構成に於て、チップ間の入出力端子を全て対向する辺に設けるので接続が容易である。またチップ間の入出力端子同士を最短距離で同一長の配線を用いて接続することで信号間スキューがなくなると共に、ワイヤボンディングを用いることで配線容量が少なくなるので、チップ間での高速なデータ転送を実現することが出来る。また隣接するチップの入出力側と出力側で信号レベルの揃った高速なデータ転送が可能になると共に、この共通な電源を入出力回路用の専用電源とすれば、他の回路部分の動作による電源電圧レベルの変動の影響を避けることが出来る。更に、メモリチップ側にバッケージ外部とのデータ入出力を直接に行う端子群を設けることで、パッケージ外部にある外部記憶装置とのデータ入出力を行うことが出来る。

【0040】上記請求項14乃至24記載の半導体装置 に於ては、データ転送に必要な入出力端子及び相手側か **らクロック信号を受信するクロック受信用端子がチップ** の一辺に配置されるので、相手側のチップをこの辺に対 20 向するように隣接して配置した場合に、データ転送のた めの接続を容易に行うことが出来る共に、相手側のチッ プと同一のクロック信号を用いることが可能になる。 更 に、制御用クロック発生回路から入出力回路までを等長 配線で接続するので、入出力回路によってデータ出力及 びデータ取り込みに関する同期を確実に取ることが出来 る。また制御用クロック発生回路は、等長配線等による 信号遅延を考慮にいれたフィードバックループによる位 相制御を行うことで、データ取り込み用に適した位相の クロック信号と、データ出力用に適した位相のクロック 30 信号とを生成することが出来る。更にデータ取り込み用 クロック信号の周波数を1/Nに分周してNセットのデ ータ取り込み動作を行うことで、半導体装置内部での動 作周波数に対してデータ転送周波数をN倍にすることが 出来る。また相手側のチップから受信したクロック信号 をそのまま相手側に送信することで、相手側のチップは チップ間の信号伝播遅延を考慮にいれた同期制御を行う ことが出来るようになる。

【0041】上記請求項25乃至36記載の半導体装置 に於ては、データ転送に必要な入出力端子及びクロック 信号を相手側に供給するクロック送信用端子がチップの 一辺に配置されるので、相手側のチップをこの辺に対向 するように隣接して配置した場合に、データ転送のため の接続を容易に行うことが出来る共に、相手側のチップ が同一のクロック信号を用いることを可能にする。 更に、制御用クロック発生回路から入出力回路までを等長配線で接続するので、入出力回路によってデータ出力及 びデータ取り込みに関する同期を確実に取ることが出来る。また制御用クロック発生回路は、等長配線等による信号遅延を考慮にいれたフィードバックループによる位相制御を行うことで、データ取り込み用に適した位相の

クロック信号と、データ出力用に適した位相のクロック 信号とを生成することが出来る。更にデータ取り込み用 クロック信号の周波数を1/Nに分周してNセットのデ ータ取り込み動作を行うととで、半導体装置内部での動 作周波数に対してデータ転送周波数をN倍にすることが 出来る。また相手側のチップに送信してそのまま戻って きたクロック信号を受け取り、このクロック信号に基づ いてデータ取り込み動作の同期を取ることによって、チ ップ間の信号伝播遅延を考慮にいれた同期制御を行うと とが出来る。

17

【0042】上記請求項37乃至38記載の半導体シス テムに於ては、パッケージ内にロジックチップとメモリ チップとを搭載して互いに接続する構成に於て、チップ 間の入出力端子を全て対向する辺に設けるので接続が容 易であると共に、制御用クロック発生回路から入出力回 路までを等長配線で接続するので、入出力回路によって データ出力及びデータ取り込みに関する同期を確実に取 ることが出来る。また一方のチップは、他方のチップに 送信してそのまま戻ってきたクロック信号を受け取り、 とのクロック信号に基づいてデータ取り込み動作の同期 を取ることによって、チップ間の信号伝播遅延を考慮に いれた同期制御を行うととが出来る。

[0043]上記請求項39乃至41記載の半導体メモ リチップに於ては、データ転送に必要な端子及び電源端 子がメモリチップの一辺に配置されるので、ロジックチ ップ等をとの辺に対向するように隣接して配置した場合 に、データ転送のための接続を容易に行うことが出来 る。また受信したクロック信号をそのまま送出するクロ ックリターン端子を設けることで、隣接して配置される ロジックチップ等の側で、このクロックリターン端子か ら返されたクロック信号を用いて、チップ間の信号伝播 遅延を考慮にいれた同期制御を行うことが出来る。更に は、メモリチップ内のPLL回路及び/又はDLL回路 で用いられる専用電源端子を設けることで、PLL回路 及び/又はDLL回路の安定した動作を保証することが 出来る。

【0044】上記請求項42乃至45記載の半導体シス テムに於ては、パッケージに複数の半導体チップが搭載 される場合、半導体チップ間を接続するためのパッド は、パッケージによって覆われており、帯電した人体が 触れるようなことはない。従って、外部端子に接続され るパッドに設けられるESD保護回路と比較して、半導 体チップ間接続のバッドに設けられるESD保護回路 は、比較的小量の電流を流せすに足るものであればよ い。ESD保護回路を小さく出来れば、チップ面積を小 さく出来るという利点があると共に、寄生容量を小さく 出来るので、信号の切り替わりの速度を速くして高速な データ転送を可能にすることが出来る。

[0045]

【発明の実施の形態】以下に、本発明の実施例を添付の 50 ップ11及びメモリチップ12間で共通にすることによ

図面と共に説明する。図1は、本発明により同一のバッ ケージにロジックチップとメモリチップとを搭載した実 施例を示す。図1の半導体システム1は、パッケージ1 0に搭載されたロジックチップ11及びメモリチップ1 2を含む。ロジックチップ11及びメモリチップ12 は、一辺が向き合うように互いに隣接して配置される。 パッケージ10は、外部との信号入出力用の外部端子1 3、ロジックチップ11及びメモリチップ12と接続さ れる接続端子14を含み、外部端子13と接続端子14 10 とは電気的に接続されている(図示せず)。

18

【0046】パッケージ10は、更に【/〇回路電源用 端子15を含み、1/0回路電源用端子15は接続端子 14を介して外部から電源電圧VCCとグランド電圧V SSを受け取る。電源電圧VCCとグランド電圧VSS を伝送する1/〇回路電源線16が、1/〇回路電源用 端子15から延びて、ロジックチップ11及びメモリチ ップ12間に配線される。 I/〇回路電源線16上に は、端子17が設けられる。

【0047】接続端子14は、ロジックチップ11及び メモリチップ12の接続端子24或いはメモリチップ1 2の外部記憶装置用端子32に、ワイヤボンディング等 で電気的に接続される。ロジックチップ11及びメモリ チップ12の各々は、メモリ・ロジック間 I/O部20 を含む。メモリ・ロジック間 1/0部20は、高速1/ ○回路21、1/○端子22、及び1/○電源端子23 を含む。 I / O端子22及び1/O電源端子23は、ロ ジックチップ11及びメモリチップ12の対向して隣接 する辺に配置される。 I/O端子22は、ロジックチッ プ11及びメモリチップ12間で、対向する端子同士が 30 対応するように、ワイヤボンディング25で電気的に接 続される。 1/0電源端子23は、1/0回路電源線1 6上に設けられた端子17にワイヤボンディング等で接 続する。

【0048】ロジックチップ11及びメモリチップ12 間で、1/0端子22同士は配線長が等しくなるように 接続され、データ間のタイミングのずれが生じないよう に構成される。また上述のように対向する端子同士が接 続されるので、1/0端子22間を最短の配線長で配線 することになる。髙速1/〇回路21は、後述するよう に、CMOSタイプの回路で構成されており、ロジック チップ11及びメモリチップ12間で高速なデータ転送 を可能にする。高速 1/0回路 21は、1/0電源端子 23に供給された電源電圧VCC及びグランド電圧VS Sにより駆動される。なおロジックチップ11及びメモ リチップ12に於て、髙速I/〇回路21以外の回路部 分は、1/0電源端子23とは別の電源経路として、接 続端子14から接続端子24を介して電源電圧及びグラ ンド電圧が供給される。

【0049】高速1/〇回路21の電源を、ロジックチ

り、ロジックチップ11及びメモリチップ12の間で信 号振幅を同一にして、確実な信号伝達を実現することが 可能になる。またこの共通の1/0用電源は、それ以外 の回路部分の電源電圧と違いが発生してもよいように、 上述のように専用電源として供給される。専用電源とし て供給することで、高速 I / O回路2 1 へ安定した電源 電圧供給を行うことが出来る。

【0050】図24(A)のようにバス503を介して 接続するのではなく、ワイヤボンディング25によって I/O端子22同士を接続するので、ロジックチップ1 1及びメモリチップ12間の配線容量が小さく、高速な データ転送を実現することが出来る。また高速1/0回 路21の出力回路の駆動能力をそれ程高くする必要がな いので、高速 1/0回路21の面積を小さく構成すると とが可能となり、多数の I / O端子22を対向する辺に 配置することが出来る。

【0051】図2は、高速1/〇回路21の出力回路及 び入力回路の回路構成を示す回路図である。図2に示さ れるように、高速 I / O回路2 1 の出力回路は、PMO Sトランジスタ26とNMOSトランジスタ27を含 み、入力回路は、PMOSトランジスタ28とNMOS トランジスタ29を含む。このようにCMOSタイプの 回路で入出力回路を構成するのは、以下の理由による。 従来の図24(A)のような構成に於ては、データ転送 のクロック周波数が高くなると、バス503に於ける信 号反射の影響が大きくなってしまう。この影響を小さく するためには、信号の振幅を小さくすると共にバス終端 抵抗を設ける必要があり、СМОSタイプの回路を用い ることが困難になる。それに対して図1及び図2に示さ れる本発明の構成では、出力回路と入力回路との間は、 ワイヤボンディング25によって接続されているため、 反射の影響を考える必要がなく、CMOSタイプの回路 によって振幅の大きな信号を用いることが出来る。また ワイヤボンディング25の配線容量が小さいので、出力 回路の電流駆動能力をそれ程高くしなくても、高速なデ ータ転送が可能である。従って出力回路に於て、PMO Sトランジスタ26とNMOSトランジスタ27のゲー ト幅を比較的小さくすることが可能であり、高速1/0 回路21の面積を小さくして、多数の1/0端子22を 配置することが出来る。また出力回路当りの消費電力が 小さいので、多数の1/0端子22を配置してロジック チップ11及びメモリチップ12間を多数の信号線で接 続しても、大きな消費電力を必要とすることがなく、バ ス幅の拡大による髙速なデータ転送を実現できる。

【0052】図1を再び参照して、メモリチップ12は 更に、パッケージ10外部の他の記憶装置とデータ入出 力を行う外部記憶装置用!/〇部30を含んでもよい。 外部記憶装置用 1/0部30は、外部記憶装置用 1/0 回路31及び外部記憶装置用端子32を含む。外部記憶 装置用端子32は、パッケージ10側の接続端子14を 50 つのロジックチップ11がパッケージ10B内に搭載さ

20 介して、パッケージ10の外部端子13に電気的に接続 される。との外部記憶装置用端子32は、メモリチップ 12に於て、I/O端子22が設けられている辺とは異 なる辺に設けられる。また外部記憶装置用1/0回路3 1は、半導体システム1が接続されるバスと整合性があ る通常の 1/0回路であってよく、高速1/0回路21 と同程度の高速データ転送が可能である必要性はない。 【0053】図3は、本発明により同一のパッケージに ロジックチップとメモリチップとを搭載した別の実施例 10 を示す。図3に於て、図1と同一の番号は、図1と同一 の構成要素を参照するために用いられる。図3の半導体 システム 1 Aは、パッケージ 1 O A、ロジックチップ 1 1A、及びメモリチップ12Aを含む。図3の実施例は 図1の実施例に比較して、ロジックチップ11A及びメ モリチップ12AのI/O電源の供給の仕方が異なる。 【0054】図3のロジックチップ11Aは、電源電圧 を受け取り電源電圧を降圧して降圧電圧を生成する降圧 回路33を含む。降圧回路33は、電源電圧VCCを供 給する端子17から1/O電源端子23aを介して電源 20 電圧VCCを受け取り、降圧電圧VCC1をI/O電源 端子23 bに供給する。ロジックチップ11A側の1/ 〇電源端子23 bは、メモリチップ12A側の1/O電 源端子23 bにワイヤボンディング等を介して電気的に 接続される。なおグランド電圧VSSは、図1の実施例 と同様に、ロジックチップ11A及びメモリチップ12 Aの各々に対して、端子17からI/O電源端子23を 介して直接に供給される。

【0055】とのような構成にすることで、電源電圧V CCを降圧した降圧電圧VCC1を用いて高速1/0回 30 路21を駆動する場合に、降圧電圧VCC1の電圧レベ ルをロジックチップ 1 1 A 及びメモリチップ 1 2 A 間で 同一とすることが出来る。従ってロジックチップ11A 及びメモリチップ12A間で信号振幅を同一にして、確 実な信号伝達を実現することが可能になる。

【0056】図3に於て、降圧回路33は、ロジックチ ップ11A側に設けられたが、代わりにメモリチップ1 2 A側に設けてもよいことは言うまでもない。なお降圧 回路33の構成は、従来半導体システムで用いられる降 圧回路と同様であるので、詳細な説明は省略する。図4 は、本発明により同一のパッケージにロジックチップと メモリチップとを搭載した更に別の実施例を示す。図4 に於て、図1と同一の番号は、図1と同一の構成要素を 参照するために用いられる。

【0057】図4の半導体システム1Bは、パッケージ 10B、2つのロジックチップ11、及びメモリチップ 12 Bを含む。2つのロジックチップ11は、メモリチ ップ12日の両側に配置され、各口ジックチップ11と メモリチップ12Bとの間には、1/0回路電源線16 が配線される。一つのロジックチップ11ではなく、2

れる点が、図1の実施例の場合と異なる。

【0058】図4から分かるように、1/0端子22が メモリチップ12Bの左右両辺に配置されているので、 パッケージ 10B外部の他の記憶装置とデータ入出力を 行う外部記憶装置用1/0部30は、メモリチップ12 Bの図面下側の辺に設けられる。図5は、本発明により 同一のパッケージにロジックチップとメモリチップとを 搭載した更に別の実施例を示す。図5に於て、図1と同 一の番号は、図1と同一の構成要素を参照するために用 いられる。

21

【0059】図5の半導体システム1Cは、バッケージ 100、ロジックチップ110、及び2つのメモリチッ プ12を含む。2つのメモリチップ12は、ロジックチ ップ110の両側に配置され、各メモリチップ12とロ ジックチップ110との間には、1/0回路電源線16 が配線される。一つのメモリチップ12ではなく、2つ のメモリチップ12がパッケージ10C内に搭載される 点が、図1の実施例の場合と異なる。

[0060]図6は、図1のメモリチップ12の構成例 を示すブロック図である。メモリチップ(DRAM)1 2は、クロックバッファ41、コマンドデコーダ42、 バンク選択バッファ43、アドレスバッファ44、デー タバッファ45、及び複数(図では2つ)のバンク50 を含む。各バンク50は、メモリセルアレイ46、ロー デコーダ47、センスアンプ・ライトアンプ48、及び コラムデコーダ49を含む。図6のDRAMの構成は、 従来のDRAMの構成と同様であり、単にデータバッフ ァ45等のロジックチップ11との間で信号伝送を行う バッファが、図2に示される入出力回路を有した高速Ⅰ **/〇回路21を用いて構成されている点が、従来のDR** AMとは異なる。従って以下に於て、メモリチップ12 の動作に関する説明は、必要最小限の説明とする。

【0061】クロックバッファ41は、供給されるクロ ック信号CLKを、コマンドデコーダ42、バンク選択 バッファ43、アドレスバッファ44、及びデータバッ ファ45に供給する。コマンドデコーダ42は、コマン ド信号PD、/RAS、/CAS、及び/WEを、クロ ック信号CLKに同期して取り込みデコードする。デコ ード結果に応じて、メモリチップ12の動作が制御され る。パンク選択バッファ43は、クロック信号CLKに 40 同期してアドレス信号Aを取り込む。アドレス信号Aに 応じて、2つのバンク50のうちの一つが選択される。 アドレスバッファ44は、アドレス信号A0乃至Am を、クロック信号CLKに同期して取り込み、ローデコ ーダ及びコラムデコーダにローアドレス及びコラムアド レスを供給する。

【0062】選択されたバンク50のローデコーダ47 は、メモリセルアレイ46の指定されたローアドレスを アクセスする。データ読み出しの場合には、とのローア ドレスのデータが、センスアンプ・ライトアンプ48に 50 100、R-CLK発生回路101、等長配線102、

保持される。 コラムデコーダ49は、指定されたコラム アドレスのデータを、センスアンプ・ライトアンプ48 から読み出させる。読み出されたデータは、データバッ ファ45を介して、ロジックチップ11に供給される。 データ書き込みの場合には、ロジックチップ 1 1 からデ ータバッファ45に供給されたデータが、センスアンプ ・ライトアンプ48を介して、メモリセルアレイ46に 格納される。

【0063】図7は、外部記憶装置用1/〇部30を備 える場合のメモリチップ12の構成例を示すブロック図 である。図7に於て、図6と同一の構成要素は同一の番 号で参照され、その説明は省略される。図7のメモリチ ップ12は、図6のメモリチップに於て、バンク50が バンク50Aで置き換えられると共に、転送制御回路5 5と外部記憶装置用データバッファ56とを含む。バン ク50Aは、図6のバンク50と同一のメモリセルアレ イ46、ローデコーダ47、センスアンプ・ライトアン プ48、及びコラムデコーダ49に加えて、シリアルア ドレスカウンタ51、シリアルデコーダ52、シリアル アクセスメモリ (SAM) 53、及び転送ゲート54を 含む。これらのシリアルアドレスカウンタ51、シリア ルデコーダ52、シリアルアクセスメモリ53、及び転 送ゲート54は、半導体システム1(図1)の外部に設 けられた外部記憶装置とメモリチップ12との間で、シ リアルなデータ転送を行うためにバンク50A内に設け られる。ととで外部記憶装置用データバッファ56が、 図1の外部記憶装置用1/0部30に対応する。

【0064】シリアルアドレスカウンタ51は、アドレ スパッファ44から供給されたアドレスを基にして、ア ドレスをカウントアップすることで連続したアドレスを 順次出力する。シリアルデコーダ52は、シリアルアド レスカウンタ51から順次供給されるアドレスをデコー ドして、シリアルアクセスメモリ53に供給する。デー タ書き込みの場合、外部から外部記憶装置用データバッ ファ56に供給されるデータは、シリアルアクセスメモ リ53内の連続するアドレスに順次書き込まれる。転送 制御回路55が制御するタイミングで、転送ゲート54 が開かれ、シリアルアクセスメモリ53内のデータが、 並列にメモリセルアレイ46に転送される。データ読み 出しの場合の動作は、データ書き込みの場合と逆であ

【0065】図7のメモリチップ12の構成は、従来用 いられるデュアルポートメモリ等で用いられる構成と同 様であり、各構成要素の詳細な説明は省略する。図8 は、図1の高速1/0回路21を含むメモリ・ロジック 間1/0部20の構成を示すブロック図である。図8に 於て、図1と同一の構成要素は同一の番号で参照され、 その説明は省略される。

【0066】メモリチップ12は、T-CLK発生回路

及びデータバッファ103を含む。これらのT-CLK発生回路100、R-CLK発生回路101、等長配線102、及びデータバッファ103が高速I/O回路21を構成し、高速I/O回路21と複数のI/O端子22とで、メモリチップ側のメモリ・ロジック間I/O部20を構成する。

【0067】T-CLK発生回路100は、ロジックチ ップ11からノードN1(1/0端子22)に供給され たクロック信号 I-CLK に基づいて、メモリチップ 1 2に対するデータ書き込み用のクロック信号T-CLK 10 を生成する回路である。T-CLK発生回路100は、 DLL (delay latch cicuit) 回路 1 1 1、位相シフト 回路112、及びダミー等長配線113を含む。DLL 回路111は、T-CLK発生回路100からデータバ ッファ103までの等長配線102による信号遅延を考 慮にいれて、略360度の位相遅れを、ノードN1の信 号N1に対して与える。位相遅延された信号N2は、位 相シフト回路112によって更に180度位相が遅延さ れ、書き込み用クロック信号T-CLKとして、等長配 線102を介して複数のデータバッファ103に供給さ れる。ダミー等長配線113は、DLL回路111に於 て、等長回線102による位相遅延の影響を模擬する為 に用いられる。

【0068】図9は、図8のメモリチップ側の高速】/ ○回路21の動作を説明するためのタイミング図であ る。以下に図8及び図9を用いて、高速1/0回路21 の動作を説明する。等長配線102による位相遅延をx とする。T-CLK発生回路100のDLL回路111 から出力される信号N4は、信号N2と同位相の信号で ある。信号N4をダミー等長配線113に入力すると、 ダミー等長配線113から出力される信号N3は、信号 N2より位相xだけ遅れた信号となる。DLL回路11 1は、この信号N3と信号N1とが同位相になるよう に、信号N4の位相を調整する。従って、信号N4と同 位相である信号N2は、信号N1(クロック信号1-C LK)と比較して360度-xだけ位相が遅れた信号で ある。信号N1と信号N2とが図9の(F)及び(G) に示される。信号N2は、位相シフト回路112によっ て180度位相が遅延されて、信号N5(図9(H)) となる。信号N5は、T-CLK発生回路100から出 力され、等長配線102を伝播して、信号N11として データバッファ103に供給される。図9(1)に示さ れるように、信号N11は、等長配線102の位相遅延 xによって、クロック信号I-CLK(信号N1)と正 確に180度位相のずれた信号となる。

【0069】ロジックチップ11からは、クロック信号 1-CLKと同位相のデータ信号がメモリチップ12に 供給される。メモリチップ12のノードN12(1/O 端子22)に供給された信号N12が、図9(J)に示 される。データバッファ103に供給される信号N11 24

(図9(1))は、信号N12と丁度180度位相がず れているので、信号N11をデータ取り込みのための同 期信号として用いることで、信号N12が有効である期 間の丁度中間点でデータを取り込むことが可能になる。 これによって、高速なクロック周波数を用いても、信頼 性の高いデータ書き込みを実行することが可能になる。 【0070】R-CLK発生回路101は、ロジックチ ップ11からノードN1(1/0端子22)に供給され たクロック信号 I-CLK に基づいて、メモリチップ 1 2からデータを読み出す際のデータ読み出し用クロック 信号R-CLKを生成する回路である。R-CLK発生 回路101は、DLし回路114、ダミー等長配線11 5、ダミーデータバッファ116、及びダミーノード1 17を含む。DLL回路114は、R-CLK発生回路 101から1/0端子22までの信号遅延を考慮にいれ て、略360度の位相遅れを、ノードN1の信号N1に 対して与える。位相遅延された信号N6は、読み出し用 クロック信号R-CLKとして、等長配線102を介し て複数のデータバッファ103に供給される。ダミー等 20 長配線115は、DLL回路114に於て、等長回線1 02による位相遅延の影響を模擬する為に用いられる。 またダミーデータバッファ116及びダミーノード11 7は各々、データバッファ103と1/〇端子22の遅 延を模擬するために用いられる。

【0071】等長配線102、データバッファ103、 及び1/〇端子22による合計の位相遅延をyとする。 R-CLK発生回路101のDLL回路114から出力 される信号N7は、信号N6と同位相の信号である。信 号N7をダミー等長配線115、ダミーデータバッファ 116、及びダミーノード117に伝播させると、ダミ ーノード117から出力される信号N9は、信号N7よ り位相yだけ遅れた信号となる。DLL回路114は、 この信号N9と信号N1とが同位相になるように、信号 N7の位相を調整する。従って、信号N7と同位相であ る信号N6は、信号N1(クロック信号I-CLK)と 比較して360度-yだけ位相が遅れた信号である。信 号N1と信号N6(=N7)とが、図9の(A)及び (B) に示される。信号N6は、等長配線102によっ て位相が遅延されて、信号N10(=N8:図9 (C))となる。信号N10は、データバッファ103 で同期信号として用いられて、データバッファ103か ら1/O端子22へと信号N12(図9(E))が出力 される。信号N12は、信号N6に対して位相yだけ遅 れているので、図9(D)に示される信号N9と同位相

端子22) に供給された信号N12が、図9(J)に示 [0072] とのようにR-CLK発生回路101を用される。データバッファ103に供給される信号N11 50 いることで、ロジックチップ11から供給されるクロッ

Kと同位相の信号となる。

の信号である。信号N9はクロック信号I-CLK(信

号N1)と同位相の信号であるから、I/O端子22か

ら出力される信号N12もまた、クロック信号I-CL

26

ク信号1-CLKと同一の位相で、読み出しデータをメ モリチップ12から読みだすことが出来る。図8に於 て、ロジックチップ11は、クロックバッファ120、 DLL回路121、位相シフト回路122、ダミー等長 配線123、DLL回路124、ダミー等長配線12 5、ダミーデータバッファ126、ダミーノード12 7、及びデータバッファ128を含む。クロックバッフ ァ120は、接続端子24を介して外部から入力された クロック信号CLKを受け取り、クロック信号I-CL Kを出力する。クロック信号 I-CLKは、1/O端子 22を介してメモリチップ12に供給されると共に、ロ ジックチップ11内部へと供給される。メモリ・ロジッ ク間 I / O部2 0を示した図8 に於て、クロックバッフ ァ120以外のロジックチップ11の構成要素はメモリ チップ12の構成要素と同一であり、読み出し及び書き 込み時の動作も同一であるので、その詳細な説明は省略 する。

【0073】図10は、DLL回路111の構成を示す 構成図である。図10に示されるように、DLL回路1 11は、分周器131、可変遅延回路132及び13 3、位相比較器134、及び遅延制御回路135を含 む。端子INに入力された信号は分周器131によって 分周されて、位相比較をするに適切な分周信号に変換さ れる。分周器131からの分周信号は可変遅延回路13 3によって遅延され、更にダミー等長配線113によっ て遅延されて、位相比較器134に入力される。位相比 較器134は、分周器131から直接に供給される分周 信号と、遅延された分周信号との位相を比較して、両信 号の位相が同一になるように遅延制御回路135を制御 する。この遅延制御回路135は、可変遅延回路133 の遅延量を設定する回路である。

【0074】また端子INに入力された信号は、可変遅 延回路132によって遅延され、端子〇UTから出力さ れる。可変遅延回路132の遅延量は、遅延制御回路1 35によって、遅延制御回路133と同一の遅延量に設 定される。ダミー等長配線113の遅延量をxとする と、可変遅延回路133の位相遅延量は、360度-x に調整される。従って端子OUTから出力される信号も また、端子INに入力される信号と比較して、360度 -xだけ位相が遅れることになる。

【0075】図11は、位相比較器134の回路構成の 一例を示す回路図である。位相比較器134に入力され る信号S1及びS2は、図10に於て、分周器131か ら供給される分周信号と、ダミー等長配線113から供 給される遅延された分周信号である。位相比較器134 は、NAND回路141乃至145、インバータ146 乃至149、NAND回路150及び151、インバー タ152及び153、バイナリカウンタ154、インバ ータ155、NAND回路156及び157、及びイン バータ158及び159を含む。NAND回路144及 50 ルスが、図10の遅延制御回路135に供給されて、可

び145はラッチを構成し、図11に示されるように初 期状態では2つの入力がLOWであり、2つの出力はH IGHである。信号S1の立ち上がりエッジが、信号S 2の立ち上がりエッジより早い場合、NAND回路14 3の出力の方がNAND回路142の出力よりも先にH IGHになる。従って、NAND回路145の出力がL OWになり、NAND回路144の出力はHIGHのま まである。この状態はラッチされるので、その後信号S 2の立ち上がりエッジによってNAND回路142の出 力がHIGHになっても状態は変化しない。従って、信 号S1の方が位相が進んでいる場合には、インバータ1 49の出力はHIGHになる。逆に信号S2の方が位相 が進んでいる場合には、インバータ155の出力がHI GHになる。

【0076】ことでインバータ148からの信号は、適 切なタイミングでNAND回路142及び143の出力 を同時にLOWにすることで、ラッチの状態を初期状態 に戻す役目を果たす。とのような構成にしないと、信号 S1の方が位相が進んでいる場合に、NAND回路14 3の出力がHIGHになり続いてNAND回路142の 出力がHIGHになった後、信号SIが信号S2より先 にLOWに戻ることでラッチの状態が逆転され、NAN D回路144の出力がLOWになってしまう。これを避 けるために、NAND回路142及び143の出力を同 時にLOWにすることが行われる。

【0077】インバータ148の出力信号は、バイナリ カウンタ154に供給される。バイナリカウンタ154 の2つの出力は、入力分周信号S1及びS2の1サイク ル毎に交互にHIGHになる信号である。バイナリカウ ンタ154は、NAND回路161乃至168と、イン バータ169乃至171を含む。その動作は従来技術の 範囲内であるので、説明を省略する。

【0078】バイナリカウンタ154の2つの出力は、 NAND回路150及び151の一方の入力に供給され る。 NAND回路150及び151のも5一方の入力に は、インバータ149からの出力が供給される。更にバ イナリカウンタ154の2つの出力は、NAND回路1 56及び157の一方の入力に供給される。NAND回 路156及び157のもう一方の入力には、インバータ 155からの出力が供給される。

【0079】従って、信号S1の方が信号S2より位相 が進んでいる場合には、NAND回路150及び151 の出力を反転するインバータ152及び153から、H 1GHバルスが交互に出力されることになる。逆に信号 S2の方が位相が進んでいる場合には、NAND回路1 56及び157の出力を反転するインバータ158及び 159から、HIGHパルスが交互に出力される。

【0080】インバータ152及び153或いはインバ ータ158及び159から交互に出力されるHIGHバ

変遅延回路132及び133の遅延量を調整する。図1 2は、遅延制御回路135の回路構成の一例を示す回路 図である。遅延制御回路135は、NOR回路201-O乃至201-n、インバータ202-1乃至202n、NAND回路203-1乃至203-n、NMOS トランジスタ204-1乃至204-n、NMOSトラ ンジスタ205-1乃至205-n、NMOSトランジ スタ206-1万至206-n、及びNMOSトランジ スタ207-1乃至207-nを含む。リセット信号R がLOWにされると、遅延制御回路135はリセットさ 10 れる。即ち、リセット信号RがLOWになると、NAN D回路203-1乃至203-nの出力がHIGHにな り、インバータ202-1乃至202-nの出力がし〇 Wになる。NAND回路203-1乃至203-nとイ ンバータ202-1乃至202-nとの各ペアは、互い の出力を互いの入力とすることでラッチを形成する。従 って、上記リセット信号Rで設定された初期状態は、リ セット信号RがHIGHに戻っても保持される。

【0081】との初期状態では、図12に示されるよう あり、NOR回路201-1乃至201-nの出力P (1) 乃至P(n) はLOWである。即ち出力P(0) だけがHIGHである。遅延量を大きくする必要がある 場合には、信号線A及びBに交互にHIGHパルスを供 給する。まず信号線BにHIGHパルスが供給される と、NMOSトランジスタ204-1がオンになる。こ のときNMOSトランジスタ206-1がオンであるの で、NAND回路203-1の出力がグランドに接続さ れて、強制的にHIGHからLOWに変化させられる。 従ってインパータ202-1の出力はHIGHになり、 この状態がNAND回路203-1とインバータ202 - 1 からなるラッチに保持される。またこの時出力P (0)はHIGHからLOWに変化し、出力P(1)は LOWからHIGHに変化する。従ってこの状態では、 出力P(1)のみがHIGHになる。

【0082】次に信号線AにHIGHパルスが供給され ると、NMOSトランジスタ204-2がオンになる。 とのときNMOSトランジスタ206-2がオンになっ ているので、NAND回路203-2の出力がグランド に接続されて、強制的にHIGHからLOWに変化させ 40 られる。従ってインバータ202-2の出力はHIGH になり、この状態がNAND回路203-2とインバー タ202-2からなるラッチに保持される。またこの時 出力P(1)はHIGHからLOWに変化し、出力P (2)はLOWからHIGHに変化する。従ってこの状 態では、出力P(2)だけがHIGHになる。

【0083】このように信号線A及びBに交互にH1G Hパルスを供給することで、出力P(0)乃至P(n) のうちで一つだけHIGHである出力を一つずつ右にず

る場合には、信号線C及びDに交互にHIGHパルスを 供給する。この場合の動作は、上述の動作と逆であるの で、詳細な説明は省略する。

【0084】信号線C及びDに交互にHIGHパルスを 供給することで、出力P(0)乃至P(n)のうちで一 つだけHIGHである出力を一つずつ左にずらしていく ことが出来る。これらの出力信号P(1)乃至P(n) を、図10の可変遅延回路132及び133に供給する ととで、信号の遅延量を調整する。

【0085】図13は、可変遅延回路132の回路構成 の一例を示す回路図である。なお可変遅延回路133の 構成は、可変遅延回路132の構成と同一である。可変 遅延回路132は、インバータ210、NAND回路2 11-1乃至211-n、NAND回路212-1乃至 212-n、及びインバータ213-1乃至213-n を含む。 ととで NAND 回路 2 1 2 - 1 乃至 2 1 2 - n 及びインバータ213-1乃至213-nが、遅延素子 列を構成する。

【0086】NAND回路211-1乃至211-nの に、NOR回路201-0の出力P(0)はHIGHで 20 一方の入力には、入力信号SIの反転信号がインバータ 210から供給され、もう一方の入力には信号P(1) 乃至P(n)が供給される。信号P(1)乃至P(n) のうちで、一つだけHIGHである信号をP(x)とす る。NAND回路211-1乃至211-nうちでNA ND回路211-x以外のものは、一方の入力がLOW であるから、出力はHIGHレベルになる。とのHIG Hレベルを一方の入力に受け取るNAND回路212-1乃至212-nのうちでNAND回路212-x以外 のものは、他方の入力に対するインバータとして機能す 30 る。

> 【0087】従って、NAND回路212-xより図面 左側にある遅延素子列は、NAND回路212-nの一 方の入力に与えられる固定のHIGHレベルを伝達す る。従って、NAND回路212-xの一方の入力はH IGHである。NAND回路212-xのもう一方の入 力には、インバータ210及びNAND回路211-x を介して、入力信号SIが供給される。従って、NAN D回路212-xからインバータ213-1までの遅延 素子列は、入力信号SIを遅延させながら伝播させ、遅 延された信号が出力信号SOとして得られる。この場合 の出力信号SOは、入力信号SIに対して、遅延素子x 段分の遅延時間だけ遅れることになる。

【0088】 このように、図11に示される位相比較器 134が分周信号の位相を比較し、この比較結果に基づ いて、図12に示される遅延制御回路135が出力信号 P(1) 乃至P(n) のうちで唯一H J G H である信号 の位置を制御し、この信号P(1)乃至P(n)によっ て、図13に示される可変遅延回路132(133)の 遅延量を設定する。とれによって、図10のDLL回路 らしていくことが出来る。遅延量を小さくする必要があ 50 1111に於て、所望の遅延量を有した信号を生成して出

力するととが出来る。

【0089】図14は、図8の位相シフト回路112の 構成を示す構成図である。図14に示されるように、位相シフト回路112は、可変遅延回路250及び25 1、位相比較器252、及び遅延制御回路253を含む。入力端子INに入力された信号は、可変遅延回路250によって遅延量Tだけ遅延される。可変遅延回路250から出力される遅延量Tの信号は、更に可変遅延回路251によって、可変遅延回路250の遅延量と同一の遅延量Tだけ遅延される。可変遅延回路251から出力される遅延量2Tの信号は、位相比較器252によって、入力端子INに入力された信号と位相が比較される。位相比較器252は、両信号の位相が同一になるように、遅延制御回路253を介して可変遅延回路250及び251の遅延量Tを制御する。

29

【0090】従って、遅延量2Tが位相にして360度 に等しくなるように、可変遅延回路250及び251の 遅延量が調整されることになる。これによって、位相シ フト回路 1 1 2 の出力端子OUTには、入力信号を位相 にして180度遅延させた信号が得られることになる。 なお可変遅延回路250及び251、位相比較器25 2、及び遅延制御回路253の構成は、夫々、DLL回 路111の可変遅延回路132及び133、位相比較器 134、及び遅延制御回路135の構成と同様である。 [0091]なお信号周波数が固定の場合には、位相シ フト回路112は、固定の遅延量だけ信号を遅延させる 固定遅延回路であってもよい。図15は、ロジックチッ プ11及びメモリチップ12のメモリ・ロジック間1/ 〇部20の別の構成例を示すブロック図である。図15 に於て、図8と同一の構成要素は同一の番号で参照さ れ、その説明は省略される。

【0092】図15の構成は、図8の構成に比較して、ロジックチップ11からメモリチップ12に供給したクロック信号I-CLKを、ワイヤボンディング25aを介してメモリチップ12からロジックチップ11に戻す構成が付加されている。戻されたクロック信号I-CLKは、メモリチップ12から読み出されたデータをロジックチップ11に取り込む際に用いるクロック信号T-CLKを生成するために用いられる。

【0093】図8の構成は、ロジックチップ11とメモ 40 リチップ12との間のワイヤボンディング25に於て、信号伝播の遅延がない或いは無視できる程度に小さいことを条件とする構成であり、図15の構成に於ては、ワイヤボンディング25に無視できない遅延がある場合であっても、信頼性のあるデータ転送を行うために、クロック信号1-CLKを戻すことが行われる。

[0094] CCでワイヤボンディング25或いは25 aによる信号遅延をT1とする。ロジックチップ11か らメモリチップ12に供給されるクロック信号1-CL Kは、ワイヤボンディング25による遅延量T1を有す

る。メモリチップ12に対するデータ書き込みの場合、ロジックチップ11からメモリチップ12へ伝播するデータ信号も、ワイヤボンディング25で遅延量T1だけ遅れることになる。従って、遅延量T1を有するクロック信号1-CLKから求めた書き込み用クロック信号T-CLKを用いて、遅延量T1を有するデータをメモリチップ12に取り込むことに問題はない。

【0095】しかしながら、遅延量T1のクロック信号 I-CLKに同期してメモリチップ12から読み出されるデータは、ロジックチップ11に到達するまでに更に 遅延量T1だけ遅れることになる。従って、遅延無しのクロック信号I-CLKと比較すると、ロジックチップ11に到達するデータは、遅延量2T1だけ遅れている。従って図8の構成のように、遅延量無しのクロック信号I-CLKを用いて、遅延量2T1のデータをロジックチップ11に取り込んだのでは、データ取り込みに関して同期が取れないことになる。

【0096】図15の構成に於ては、ロジックチップ120 1からメモリチップ12に送信したクロック信号 I-C LKを、更にワイヤボンディング25aを介してロジックチップ11に戻すことで、遅延量2T1のクロック信号1-CLKを得ることが出来る。ロジックチップ11に於ては、この遅延量2T1のクロック信号I-CLKから求めた書き込み用クロック信号T-CLKを同期信号として用いて、メモリチップ12から送られる遅延量2T1のデータを取り込む。このような構成によって、ロジックチップ11とメモリチップ12間の信号遅延が無視できない場合であっても、信頼性のある高速なデータ転送を行うことが出来る。

【0097】図16は、ロジックチップ11及びメモリチップ12のメモリ・ロジック間1/〇部20の更に別の構成例を示すブロック図である。図16に於て、図8と同一の構成要素は同一の番号で参照され、その説明は省略される。図16の構成においては、図8の構成で用いられるデータ書き込み用クロック信号T-CLKに対して、分周器で1/2の周波数に分周したデータ書き込み用クロック信号T-CLK

(B) を生成し、とのデータ書き込み用クロック信号T - CLK(A) 及びT-CLK(B) を用いて、外部か らのデータ取り込みを行う。

【0098】このようにして取り込まれたデータは、基のクロック信号 I-CLK に比較して 1/2の周波数で切り替わるので、ロジックチップ 11及びメモリチップ 12の内部回路の動作周波数を 1/2にすることが出来る。即ち、ロジックチップ 11及びメモリチップ 12を従来可能な速度で動作させながらも、この動作周波数よりも高い周波数の高速なクロックを用いて、ロジックチップ 11及びメモリチップ 12間で高速なデータ転送を実現することが出来る。即ち、図1のように同一バッケ

ージ10にロジックチップ11及びメモリチップ12を 搭載して、対向するI/O端子22同士をワイヤボンデ ィング25で接続した構成において、高速データ転送可 能な特徴を十分に生かすことが出来る。

【0099】メモリチップ12に於ては、T-CLK発 生回路100aの分周器301が、信号N5 (クロック 信号T-CLK)を1/2に分周する。分周されたクロ ック信号T-CLK(A)は、等長配線102aを介し て、ラッチーA305に供給される。また分周されたク ロック信号T-CLK(B)は、等長配線102aを介 10 して、ラッチ-B306に供給される。ラッチ-A30 5及びラッチ-B306は、ロジックチップ11からの データ取り込み用のラッチであり、データ送出用には、 データ出力バッファ304が用いられる。

【0100】図17は、図16のメモリチップ12の動 作を説明するためのタイミング図である。図17に示さ れるように、1/2に分周されたクロック信号N21及 びN22を生成し、クロック信号N21及びN22が等 長配線102aで遅延されたクロック信号N23及びN 24を用いて、データ信号N12を取り込む。このよう にしてラッチ-A305及びラッチ-B306に取り込 まれたデータは、クロック信号I-CLK(信号N1) の1/2の周波数で、データ切り替えが行われることに なる。

【0101】なお図16及び図17の例に於ては、分周 器301は2分周としたが、2分周ではなくN分周され 互いに位相が360度/NだけずれたN個のクロック信 号を生成する構成としてもよい。この場合、データ取り 込み用のラッチは、各1/O端子22に対してN個設け られる。図16に戻り、ロジックチップ11に於ては、 分周器302が、信号N5'(クロック信号T-CL K)を1/2に分周する。データ取り込み及びデータ送 出に関する動作は、メモリチップ12の動作と同様であ るので説明を省略する。

【0102】図16のロジックチップ11は、更にPL L回路303を含む。このPLL回路303によって、 接続端子24を介して外部から供給されるクロック信号 CLKの周波数を逓倍して、高周波数のクロック信号I - C L K を生成する。外部から供給するクロック信号C LKは、図1の半導体システム1までバスを介して供給 されるので、それ程高い信号周波数を用いることは出来 ない。そこで図16のような樽成とすれば、半導体シス テム1内部で高い周波数のクロック信号1-CLKを生 成して、ロジックチップ11及びメモリチップ12間で 高速なデータ転送を行うことが出来る。なおPLL回路 303の回路構成は、従来技術の範囲内であるので説明 を省略する。

【0103】なお上述の図8、図15、及び図16の樽 成に於ては、外部からクロック信号CLKを受け取るチ ップはロジックチップ 1 1 であるとしたが、逆にメモリ

チップ12がクロック信号CLKを外部から受け取る構 成であってもよい。図18は、メモリチップ12に於 て、ロジックチップ11に対向する辺に配置される1/ 〇端子22の一例を示す図である。

【0104】メモリチップ12が、2のM乗ビット×N ワード×2のし乗バンク構成のメモリチップである場 合、1/O端子22は、一つのクロック受信用端子(或 いはクロック送信用端子) CLK、M個のアドレス信号 用端子及びL個のバンク選択信号用端子AOO乃至A1 9、N個のデータ入出力端子DQ00乃至DQ31、3 個のコマンド選択用端子WE、CAS、及びRAS、1 個のパワーダウン信号用端子PD、バイト単位に用意し たDM信号用端子DMO乃至DM7、電源用端子VS S、VCC、VSSQ、及びVCCQを含む。また更 に、メモリチップ12は、供給されたクロック信号をロ ジックチップ11に戻す(或いは供給したクロック信号 をロジックチップ11から受け取る)クロックリターン 端子RCLKを含んでもよい。ことでDM信号用端子D MO乃至DM7が受け取る信号は、バイト毎にマスクを 20 してデータを書き込まないようにするための信号であ

【0105】また電源用端子VSS、VCC、VSS Q、及びVCCQの幾つかは、DLL回路111、11 4、121、及び124、及び/又はPLL回路303 用の専用電源端子であってよい。DLL回路やPLL回 路は、その動作がデリケートであり外乱に弱いので、D LL回路及び/又はPLL回路に専用電源を設けること で、信頼性のあるクロック制御を行うことが可能にな

【0106】図19は、本発明による図1の半導体シス 30 テムのESD保護回路を説明するための図である。図1 9に於て、図1と同一の構成要素は同一の番号で参照さ れ、その説明は省略する。通常、半導体チップの端子に は、ESD (electrical-static discharge ) によるデ バイス破壊を防ぐために、ESD保護回路が設けられ る。ESDとしては、ワイヤーボンディング時等に帯電 した金属がデバイスに接触して起こる放電、帯電した人 体がデバイスに触れた時に起こる放電、及びデバイスの パッケージが帯電し他の物体に接触して起こる放電など 40 が挙げられる。

【0107】図1或いは図19のように、パッケージ1 0にロジックチップ11及びメモリチップ12が搭截さ れる場合、ロジックチップ11及びメモリチップ12間 を接続するための1/0端子22(パッド)は、パッケ ージ10によって覆われており、帯電した人体が触れる ようなことはない。従って、外部端子13に対して設け られるESD保護回路401と比較して、ロジックチッ プ・メモリチップ間1/〇に対して設けられるESD保 護回路402は、比較的小さなものであればよい。即 50 ち、ESD保護回路402は、比較的小量の電流を流せ

すに足るものであればよい。

[0108] とのようにESD保護回路402を小さく 出来れば、チップ面積を小さく出来るという利点があ る。また寄生容量を小さく出来るので、信号の切り替わ りの速度を速くすることが可能である。図20は、MO SFETをESD保護回路として用いた場合の実施例を 示す図である。

【0109】ESD保護回路401或いは402は、N MOSトランジスタ410を含む。信号レベル以上の電 圧がパッド (接続端子24或いは1/0端子22) に印 10 加されると、NMOSトランジスタ410が導通して、 デバイス破壊を防ぐ。ESD保護回路401の場合、即 ち外部端子13に接続される接続端子24に用いられる 回路の場合、NMOSトランジスタ410のゲート幅は 1000 μ m程度でよい。またESD保護回路402の 場合、即ち I/O端子22 に用いられる回路の場合、N MOSトランジスタ410のゲート幅は500μm程度 でよい。

【0110】図21は、フィールドMOSFETをES D保護回路として用いた場合の実施例を示す図である。 ESD保護回路401或いは402は、しきい値電圧の 高いフィールドMOSFET411を含む。信号レベル 以上の電圧がパッド (接続端子24或いは1/0端子2 2) に印加されると、フィールドMOSFET411が 導通して、デバイス破壊を防ぐ。ESD保護回路401 の場合、即ち外部端子13に接続される接続端子24に 用いられる回路の場合、フィールドMOSFET411 のゲート幅は1000μm程度でよい。またESD保護 回路402の場合、即ちI/O端子22に用いられる回 路の場合、フィールドMOSFET411のゲート幅は 30 ロック信号を受信するクロック受信用端子がチップの一 500 µ m程度でよい。

【0111】図22は、バイポーラ型トランジスタをE SD保護回路として用いた場合の実施例を示す図であ る。ESD保護回路401或いは402は、バイポーラ 型トランジスタ412を含む。信号レベル以上の電圧が バッド(接続端子24或いはI/O端子22)に印加さ れると、バイポーラ型トランジスタ412が導通して、 デバイス破壊を防ぐ。ESD保護回路401の場合、即 ち外部端子13に接続される接続端子24に用いられる 回路の場合、バイポーラ型トランジスタ412のエミッ タ面積は300μm<sup>1</sup>程度でよい。またESD保護回路 402の場合、即ち1/〇端子22に用いられる回路の 場合、バイボーラ型トランジスタ412のエミッタ面積 は100 µm² 程度でよい。

【0112】図23は、ダイオードをESD保護回路と して用いた場合の実施例を示す図である。ESD保護回 路401或いは402は、ダイオード413を含む。信 号レベル以上の電圧がパッド(接続端子24或いは1/ 〇端子22)に印加されると、ダイオード413が導通 して、デバイス破壊を防ぐ。ESD保護回路401の場 50 【0116】請求項25乃至36記載の半導体装置に於

合、即ち外部端子13に接続される接続端子24に用い られる回路の場合、ダイオード413のジャンクション 面積は300μm'程度でよい。またESD保護回路4 02の場合、即ち1/0端子22に用いられる回路の場 合、ダイオード413のジャンクション面積は100μ m'程度でよい。

34

【0113】以上、本発明を実施例に基づいて説明した が、本発明は上述の実施例に限定されることなく、特許 請求の範囲に記載の範囲内で変形・変更が可能である。 [0114]

【発明の効果】請求項1乃至13記載の半導体システム に於ては、パッケージ内にロジックチップとメモリチッ プとを搭載して互いに接続する構成に於て、チップ間の 入出力端子を全て対向する辺に設けるので接続が容易で ある。またチップ間の入出力端子同士を最短距離で同一 長の配線を用いて接続することで信号間スキューがなく なると共に、ワイヤボンディングを用いることで配線容 量が少なくなるので、チップ間での高速なデータ転送を 実現することが出来る。また隣接するチップの入出力回 20 路に共通な電源を用いることで、入力側と出力側で信号 レベルの揃った高速なデータ転送が可能になると共に、 との共通な電源を入出力回路用の専用電源とすれば、他 の回路部分の動作による電源電圧レベルの変動の影響を 避けるととが出来る。更に、メモリチップ側にパッケー ジ外部とのデータ入出力を直接に行う端子群を設けると とで、パッケージ外部にある外部記憶装置とのデータ入 出力を行うととが出来る。

【0115】請求項14乃至24記載の半導体装置に於 ては、データ転送に必要な入出力端子及び相手側からク 辺に配置されるので、相手側のチップをこの辺に対向す るように隣接して配置した場合に、データ転送のための 接続を容易に行うことが出来る共に、相手側のチップと 同一のクロック信号を用いることが可能になる。更に、 制御用クロック発生回路から入出力回路までを等長配線 で接続するので、入出力回路によってデータ出力及びデ ータ取り込みに関する同期を確実に取ることが出来る。 また制御用クロック発生回路は、等長配線等による信号 遅延を考慮にいれたフィードバックループによる位相制 40 御を行うことで、データ取り込み用に適した位相のクロ ック信号と、データ出力用に適した位相のクロック信号 とを生成することが出来る。更にデータ取り込み用クロ ック信号の周波数を1/Nに分周してNセットのデータ 取り込み動作を行うことで、半導体装置内部での動作周 波数に対してデータ転送周波数をN倍にすることが出来 る。また相手側のチップから受信したクロック信号をそ のまま相手側に送信することで、相手側のチップはチッ プ間の信号伝播遅延を考慮にいれた同期制御を行うこと が出来るようになる。

る場合、半導体チップ間を接続するためのパッドは、パ ッケージによって覆われており、帯電した人体が触れる ようなことはない。従って、外部端子に接続されるパッ

ドに設けられるESD保護回路と比較して、半導体チッ プ間接続のパッドに設けられるESD保護回路は、比較 的小量の電流を流せすに足るものであればよい。ESD 保護回路を小さく出来れば、チップ面積を小さく出来る という利点があると共に、寄生容量を小さく出来るの

で、信号の切り替わりの速度を速くして高速なデータ転

【図面の簡単な説明】

【図1】本発明により同一のパッケージにロジックチッ プとメモリチップとを搭載した実施例を示す図である。 【図2】高速 1/0回路の出力回路及び入力回路の回路 構成を示す回路図である。

【図3】本発明により同一のバッケージにロジックチッ プとメモリチップとを搭載した別の実施例を示す図であ

【図4】本発明により同一のパッケージにロジックチッ データ取り込み動作の同期を取ることによって、チップ(20)プとメモリチップとを搭載した更に別の実施例を示す図

> 【図5】本発明により同一のバッケージにロジックチッ プとメモリチップとを搭載した更に別の実施例を示す図 である。

> 【図6】図1のメモリチップの構成例を示すブロック図 である。

> 【図7】外部記憶装置用 I/O部を備える場合の図1の メモリチップの構成例を示すブロック図である。

【図8】図1の高速 I / O回路を含むメモリ・ロジック 間1/〇部の構成を示すブロック図である。

【図9】図8のメモリチップ側の高速 I/O回路の動作 を説明するためのタイミング図である。

【図10】DLL回路の構成を示す構成図である。

【図11】位相比較器の回路構成の一例を示す回路図で ある。

【図12】遅延制御回路の回路構成の一例を示す回路図 である。

【図13】可変遅延回路の回路構成の一例を示す回路図 である。

【図14】図8の位相シフト回路の構成を示す構成図で

【図15】ロジックチップ及びメモリチップのメモリ・ ロジック間 I / 〇部の別の構成例を示すブロック図であ

【図16】ロジックチップ及びメモリチップのメモリ・ ロジック間 1/〇部の更に別の構成例を示すブロック図 である。

【図17】図16のメモリチップの動作を説明するため のタイミング図である。

ては、データ転送に必要な入出力端子及びクロック信号 を相手側に供給するクロック送信用端子がチップの一辺 に配置されるので、相手側のチップをとの辺に対向する ように隣接して配置した場合に、データ転送のための接 続を容易に行うことが出来る共に、相手側のチップが同 一のクロック信号を用いることを可能にする。更に、制 御用クロック発生回路から入出力回路までを等長配線で 接続するので、入出力回路によってデータ出力及びデー タ取り込みに関する同期を確実に取ることが出来る。ま た制御用クロック発生回路は、等長配線等による信号遅 10 送を可能にすることが出来る。 延を考慮にいれたフィードバックループによる位相制御 を行うことで、データ取り込み用に適した位相のクロッ ク信号と、データ出力用に適した位相のクロック信号と を生成することが出来る。更にデータ取り込み用クロッ ク信号の周波数を1/Nに分周してNセットのデータ取 り込み動作を行うことで、半導体装置内部での動作周波 数に対してデータ転送周波数をN倍にすることが出来 る。また相手側のチップに送信してそのまま戻ってきた クロック信号を受け取り、とのクロック信号に基づいて 間の信号伝播遅延を考慮にいれた同期制御を行うことが 出来る。

【0117】請求項37乃至38記載の半導体システム に於ては、パッケージ内にロジックチップとメモリチッ プとを搭載して互いに接続する構成に於て、チップ間の 入出力端子を全て対向する辺に設けるので接続が容易で あると共に、制御用クロック発生回路から入出力回路ま でを等長配線で接続するので、入出力回路によってデー タ出力及びデータ取り込みに関する同期を確実に取ると とが出来る。また一方のチップは、他方のチップに送信 してそのまま戻ってきたクロック信号を受け取り、この クロック信号に基づいてデータ取り込み動作の同期を取 ることによって、チップ間の信号伝播遅延を考慮にいれ た同期制御を行うことが出来る。

【0118】請求項39乃至41記載の半導体メモリチ ップに於ては、データ転送に必要な端子及び電源端子が メモリチップの一辺に配置されるので、ロジックチップ 等をこの辺に対向するように隣接して配置した場合に、 データ転送のための接続を容易に行うことが出来る。ま た受信したクロック信号をそのまま送出するクロックリ 40 ターン端子を設けることで、隣接して配置されるロジッ クチップ等の側で、とのクロックリターン端子から返さ れたクロック信号を用いて、チップ間の信号伝播遅延を 考慮にいれた同期制御を行うことが出来る。更には、メ モリチップ内のPLL回路及び/又はDLL回路で用い られる専用電源端子を設けることで、PLL回路及び/ 又はDLL回路の安定した動作を保証することが出来 る。

【0119】請求項42乃至45記鮁の半導体システム に於ては、パッケージに複数の半導体チップが搭載され 50 【図18】メモリチップに於て、ロジックチップに対向

する辺に配置される 1/〇端子の一例を示す図である。 【図19】本発明による図1の半導体システムのESD 保護回路を説明するための図である。

【図20】MOSFETをESD保護回路として用いた 場合の実施例を示す図である。

【図21】フィールドMOSFETをESD保護回路と して用いた場合の実施例を示す図である。

【図22】バイポーラ型トランジスタをESD保護回路 として用いた場合の実施例を示す図である。

【図23】ダイオードをESD保護回路として用いた場 10 54 転送ゲート 合の実施例を示す図である。

【図24】(A)は、共通バスを介したロジックデバイ スとメモリデバイスとの接続の従来例を示す図であり、

(B) は、ロジックデバイスとメモリデバイスとをワン チップ化したワンチップLSIの例を示す図である。


#### 【符号の説明】

- 1 半導体システム1
- 10 パッケージ
- 11 ロジックチップ
- 12 メモリチップ
- 13 外部端子
- 14 接続端子
- 15 1/0回路電源用端子
- 16 1/0回路電源線
- 17 端子
- 20 メモリ・ロジック間 1/0部
- 21 高速 I/O回路
- 22 1/0端子
- 23 1/0電源端子
- 24 接続端子
- 25 ワイヤボンディング
- 30 外部記憶装置用 1/〇部
- 31 外部記憶装置用 I / O回路
- 32 外部記憶装置用端子
- 33 降圧回路
- 41 クロックバッファ
- 42 コマンドデコーダ
- 43 バンク選択バッファ
- 44 アドレスバッファ

- 45 データバッファ
- 46 メモリセルアレイ
- 47 ローデコーダ
- 48 センスアンプ・ライトアンプ
- 49 コラムデコーダ
- 50、50A パンク
- 51 シリアルアドレスカウンタ
- 52 シリアルデコーダ
- 53 シリアルアクセスメモリ
- 55 転送制御回路
- 56 外部記憶装置用データバッファ
- 100 T-CLK発生回路
- 101 R-CLK発生回路
- 102 等長配線
- 103 データバッファ
- 111 DLL回路
- 112 位相シフト回路
- 113 ダミー等長配線
- 20 114 DLL回路
  - 115 ダミー等長配線
  - 116 ダミーデータバッファ
  - 117 ダミーノード
  - 128 データバッファ
  - 120 クロックバッファ
  - 121 DLL回路
  - 122 位相シフト回路
  - 123 ダミー等長配線
  - 124 DLL回路
- 30 125 ダミー等長配線
  - 126 ダミーデータバッファ
  - 127 ダミーノード
  - 128 データバッファ
  - 401 ESD保護回路
  - 402 ESD保護回路
  - 501 ロジックデバイス
  - 502 メモリデバイス
  - 503 バス


[図1]

#### 本発明により同一のパッケージにロジックチップとメモリチップとを 搭載した実施例示す図




【図3】

#### 本発明により同一のパッケージにロジックチップとメモリチップとを 搭載した別の実施例を示す図




## 【図2】

## 高速 I / O 回路の出力回路及び 入力回路の回路構成を示す回路図




【図4】

#### 本発明により同一パッケージにロジックチップとメモリチップとも 搭載した更に別の実施例を示す図




【図5】

本発明により同一パッケージにロジックチップとメモリチップとを 搭載した更に別の実施例示す図




【図9】

図Bのメモリチップ側の高速I/O回路の動作を説明するための タイミング図




## [図6]

## 図1のメモリチップの構成例を示すブロック図




[図8]

#### 第1の高速I/O回路を含むメモリ・ロジック問I/O部の構成を 示すブロック図




[図7]

## 外部記憶装置用 I / O 部を備える場合の 図 1 のメモリチップの構成例を示すブロック図




【図19】

#### 本発明による図1の半導体システムのESD保護回路を 説明するための図




【図10】

## DLL回路の構成を示す構成図




【図14】

## 図8の位相シフト回路の構成を示す構成図




【図11】

位相比較器の回路構成の一例を示す回路図




【図15】

ロジックチップ及びメモリチップのメモリ・ロジック間I/O部の 別の構成例を示すブロック図




[図12]

#### 遅延制御回路の回路構成の一例を示す回路図




[図20]

## MOSFETをESD保護回路として 用いた場合の実施例を示す図




【図22】

## バイポーラ型トランジスタをESD保護回路として 用いた場合の実施例を示す図



【図13】

## 可変遅延回路の回路構成の一例を示す回路図




【図21】

1111

[図17]


## 図16のメモリチップの動作を説明するためのタイミング図



【図23】


## ダイオードをESD保護回路として 用いた場合の実施例を示す図

パッド ~ 24 or 22




ロジックチップ及びメモリチップのメモリ・ロジック間I/O部の 更に別に構成例を示すブロック図

【図16】




[図18]

# メモリチップに於て、ロジックチップに対向する 辺に配置される I / O端子の一例を示す図



【図24】

(A)は共通バスを介したロジックデバイスと メモリデバイスとの接続の従来例を示す図、 (B)はロジックデバイスとメモリデバイス とをワンチップ化したワンチップLSIの例を示す図



フロントページの続き

(51) Int.Cl.<sup>6</sup>

識別記号

Fl

GllC 11/34

354C

(72)発明者 中野 正夫 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

(72)発明者 鈴木 孝章 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

(72)発明者 富田 浩由 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

(72)発明者 内田 敏也 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 佐藤 靖治

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 畠山 淳

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 松宮 正人

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 松崎 康郎

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内